單電子晶體管具有功耗超低、集成度超高以及與傳統(tǒng)的CMOS電路相兼容等優(yōu)點,是制造新一代集成電路最具競爭力的納米器件之一。基于SET的最佳通用邏輯門ULG.2與傳統(tǒng)的邏輯門相比,優(yōu)勢尤為明顯。在介紹邏輯門ULG.2原理的基礎上,提出了基于SET的最佳通用邏輯門ULG.2的電路優(yōu)化設計,利用ULG.2設計了全比較器和全加/減器,并對電路進行PSpice仿真。結(jié)果表明:基于SET的最佳通用邏輯門ULG.2及其應用電路結(jié)構(gòu)簡單,具有晶體管數(shù)少,電路功耗和延遲小的特征。

【文章頁數(shù)】：4 頁

【文章目錄】：
1 邏輯門
    1.1 SET的基本邏輯門
    1.2 最佳通用邏輯門ULG.2
2 ULG.2的SET電路及其應用
3 電路仿真及分析
4 結(jié) 論



本文編號：3789619