針對(duì)目前視頻顯示領(lǐng)域中常見的圖像疊加和跨屏拼接顯示方式,兩種功能往往不能同時(shí)在一個(gè)系統(tǒng)中實(shí)現(xiàn),導(dǎo)致應(yīng)用的場景受到局限問題,提出一種多功能視頻拼接系統(tǒng)的硬件結(jié)構(gòu)設(shè)計(jì)。該系統(tǒng)基于雙線性插值圖像算法,采用流水線設(shè)計(jì)思路對(duì)算法進(jìn)行優(yōu)化,同時(shí)采用單片機(jī)完成視頻處理前后,縮放倍數(shù)的計(jì)算與顯示參數(shù)的傳遞,通過IIC總線發(fā)送計(jì)算出的參數(shù)到FPGA芯片執(zhí)行,整個(gè)過程減少了硬件資源上的消耗,提高了算法的效率,并在Lattice的開發(fā)環(huán)境Diamond中對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,FPGA能夠同時(shí)處理4路輸入視頻流的存儲(chǔ)操作,輸出4路任意分辨率的視頻信號(hào),在2×2的拼接矩陣中,同時(shí)實(shí)現(xiàn)圖像疊加與跨屏拼接。該拼接系統(tǒng)支持最高1 920×1 080的分辨率輸入,最小50×50的分辨率輸出,達(dá)到預(yù)期結(jié)果。

【文章頁數(shù)】：7 頁

【文章目錄】：
1 引言
2 系統(tǒng)組成
    2.1 基本模塊
    2.2 信號(hào)流向
    2.3 主控模塊
3 DDR2讀寫解析
    3.1 數(shù)據(jù)采集與存儲(chǔ)
    3.2 讀數(shù)據(jù)
    3.3 提高DDR2讀寫效率
4 縮放步驟
    4.1 新像素點(diǎn)計(jì)算
    4.2 圖像縮放解析
        (1）新像素坐標(biāo)位置計(jì)算
        (2）新像素值計(jì)算
        (3）乘法實(shí)現(xiàn)
5 條件與驗(yàn)證
    5.1 實(shí)驗(yàn)條件
    5.2 仿真
6 結(jié)論



本文編號(hào)：3776665