為了降低相控陣探測器結(jié)構(gòu)的復(fù)雜度,基于現(xiàn)場可編程門陣列FPGA設(shè)計了五通道高速信號處理電路。采用坐標(biāo)旋轉(zhuǎn)數(shù)字計算機CORDIC和多相分解濾波器設(shè)計了數(shù)字下變頻器,降低每個數(shù)據(jù)流的處理負(fù)擔(dān)。在波達方向DOA模塊中,引入改良的收縮陣列方法,實現(xiàn)了對數(shù)據(jù)的并行處理,縮短了空間譜的搜索時間。利用嵌入式乘法器和加法器實現(xiàn)了波束形成網(wǎng)絡(luò)BFN的可編程設(shè)計,使響應(yīng)速度達到了毫秒級。實驗結(jié)果表明:設(shè)計的電路總延遲僅為1.242 ms,能將原始信號放大到近13 dB,方向角測量誤差小于1°,實現(xiàn)了對無線電基帶信號的高速處理。

【文章頁數(shù)】：6 頁

【文章目錄】：
1 相控陣探測器高速信號處理電路
    1.1 DDC模塊設(shè)計
    1.2 DOA模塊設(shè)計
    1.3 波束形成網(wǎng)絡(luò)設(shè)計
    1.4 串行快速I/O模塊設(shè)計
2 實驗結(jié)果與分析
3 結(jié)束語



本文編號：3773034