發(fā)布時間：2022-01-17 20:34

　　隨著移動通信市場的日益增長以及集成電路技術(shù)的快速發(fā)展,基于CMOS工藝的射頻集成電路得到廣泛的應(yīng)用。使用CMOS工藝設(shè)計實時延時線,具有低功耗、低成本以及高集成度的優(yōu)點,實時延時線的設(shè)計對于相控陣天線至關(guān)重要。射頻集成電路中很多重要的子單元都會用到平面螺旋電感。電感的性能直接影響單元電路甚至整個系統(tǒng)的性能,因此,提高片上螺旋電感的品質(zhì)因數(shù)和建立高頻下片上螺旋電感精確的物理模型十分重要。本文介紹了片上螺旋電感的基本特性,并詳細(xì)分析了平面螺旋電感的損耗機(jī)制和高頻效應(yīng)。然后,模擬分析了電感參數(shù)對其性能的影響,從HFSS電磁場仿真的結(jié)果中總結(jié)了硅基螺旋電感的優(yōu)化規(guī)則。基于65nm CMOS工藝,采用平面螺旋電感設(shè)計了一個工作在8GHz-36GHz的實時延時線。其中粗調(diào)節(jié)延時模塊有3級,相鄰延時單元之間的延時差為5ps,通過數(shù)字電路控制模擬開關(guān)的導(dǎo)通狀態(tài)實現(xiàn)信號路徑的選擇。細(xì)調(diào)節(jié)模塊實現(xiàn)最大5ps范圍內(nèi)的連續(xù)可調(diào)延時,以保證完全覆蓋粗調(diào)節(jié)相鄰延時單元的延時差,其延時控制通過改變可變電容的控制電壓去完成。同時,利用Cadence中Virtuoso layout-editor完成了整個電路版圖的設(shè)計... 

【文章來源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：60 頁

【學(xué)位級別】：碩士

【部分圖文】：

仿真結(jié)構(gòu)

圖 3- 2 電感線圈外徑對 L 值的影響圖 3- 3 電感線圈外徑對 Q 值的影響 3-2 說明電感的 L 值隨著外徑的增大而升高。因為外徑越大，螺旋電感的總長度越大，總的 L 值就會增加。由圖 3-3 可見，各電感的品質(zhì)因數(shù) Q 都表現(xiàn)出先增加電感取得 Qmax 的頻率點均不相同，且外徑越大，取得 Qmax的頻率值越小。

圖 3- 3 電感線圈外徑對 Q 值的影響 3-2 說明電感的 L 值隨著外徑的增大而升高。因為外徑越大，螺旋電感的總長越大，總的 L 值就會增加。由圖 3-3 可見，各電感的品質(zhì)因數(shù) Q 都表現(xiàn)出先增電感取得 Qmax 的頻率點均不相同，且外徑越大，取得 Qmax的頻率值越小。 金屬線寬度對電感性能的影響-2 給出了一組金屬線寬度不相同，其它結(jié)構(gòu)參數(shù)相同的八邊形片上螺旋電感。圖變化對片上螺旋電感的電感量的影響。圖 3-5 表示金屬線寬度對 Q 值的影響。表 3-2 金屬線寬度不同的螺旋電感的結(jié)構(gòu)參數(shù)樣品編號 din(um) dout(um) n w(um) s(um)D4 150 180 4 6 2D5 130 180 4 9 2D6 110 180 4 12 2

【參考文獻(xiàn)】：
期刊論文
[1]用于射頻集成的高Q硅基電感的優(yōu)化設(shè)計[J]. 王惠娟,潘杰,任曉黎,曹立強(qiáng),于大全,萬里兮.  現(xiàn)代電子技術(shù). 2015(18)
[2]CMOS集成電感的建模與仿真[J]. 裴曉敏,林艷麗.  科學(xué)技術(shù)與工程. 2013(18)
[3]基于遺傳算法的片上螺旋電感模型優(yōu)化方法[J]. 馮暉,鐘曉征,楊華中.  微電子學(xué). 2006(01)

博士論文
[1]寬帶相控陣?yán)走_(dá)波束控制技術(shù)研究[D]. 嚴(yán)濟(jì)鴻.電子科技大學(xué) 2011

碩士論文
[1]硅基片上螺旋電感的模型參數(shù)提取及應(yīng)用[D]. 石新明.大連理工大學(xué) 2009
[2]硅基片上螺旋電感建模及其在射頻芯片中的應(yīng)用[D]. 任軍.電子科技大學(xué) 2007



本文編號：3595396