一種用于SoC芯片硅前性能分析的實時監(jiān)測系統(tǒng)的設計與實現(xiàn)
發(fā)布時間：2021-12-02 00:54
隨著移動通信技術的不斷發(fā)展,使得移動通信設備的更新?lián)Q代速度越來越快,消費者選擇一款產品不再局限于產品的基本功能,在很大程度上也會關注產品的性能和續(xù)航能力。如何在有限的項目周期里,在保證SoC芯片實現(xiàn)正常功能的基礎上,最大限度地提高芯片的性能,同時降低芯片的功耗,這對芯片開發(fā)人員來說是個很大的挑戰(zhàn)。為了應對這一挑戰(zhàn),業(yè)界對于硅前功能驗證已經相繼推出了UVM等各種方法學,并且引入了動態(tài)仿真、靜態(tài)檢查、硬件加速等多種驗證方法及手段。對于硅前功耗分析,EDA工具廠商在近幾年也已發(fā)布了用來在流片前分別對RTL和門級網(wǎng)表做功耗評估的Power Artist,PTPX等EDA工具。但對于硅前性能分析,目前業(yè)內還沒有標準的流程和專門的EDA工具,也沒有統(tǒng)一的量化SoC芯片性能的指標以及要達到的目標,也沒有行之有效的性能分析和優(yōu)化的方案。本文基于實習期間參與的移動基帶SoC芯片項目,通過研究和分析SoC芯片的架構及內部的數(shù)據(jù)通路,提出了一種對SoC芯片傳輸性能分析和優(yōu)化的方案;并且通過研究SoC芯片內部的LPDDR4內存控制器的結構和功能及SoC芯片里使用的標準的AXI數(shù)據(jù)傳輸總線,得到了一套衡量SoC...
【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校
【文章頁數(shù)】：101 頁
【學位級別】：碩士
【部分圖文】：
AXI寫通道示意圖
2.5 為 AXI 讀通道的結構示意圖，可以看出讀通道由讀地址控制通道兩個通道構成。圖 2.6 為 AXI 讀突發(fā)傳輸?shù)氖疽鈭D，可以看出當 Mas突發(fā)傳輸時，Master 會先通過讀地址控制通道發(fā)送 ARVALID，ARAE 給 Slave，然后等待 Slave 將 ARREADY 信號拉高。當檢測到 SLAV
如今的 SoC 芯片中的 Master 都支持 outstanding 操作，如圖 2.9 所示，AXI 協(xié)議中的 outstanding 操作指當前一筆讀或寫的突發(fā)傳輸中讀寫數(shù)據(jù)還沒傳輸完畢時便可發(fā)起另外幾筆突發(fā)傳輸，其中在第一筆突發(fā)傳輸結束之前可以一次性連續(xù)發(fā)起讀寫命令的個數(shù)即就是 Master 具體的 outstanding 能力。
【參考文獻】：
期刊論文
[1]基于DPI-C接口的可擴展SOC驗證平臺[J]. 李璐,周春良,馮曦,周芝梅,朱承治. 電子設計工程. 2018(04)
[2]基于UVM驗證方法學的縱向可重用研究[J]. 熊濤,蔣見花. 微電子學與計算機. 2016(04)
[3]基于UVM的存儲控制器功能驗證[J]. 曹陽,胡越黎. 計算機測量與控制. 2015(03)
[4]基于UVM的可重用SoC功能驗證環(huán)境[J]. 呂毓達,謝雪松,張小玲. 半導體技術. 2015(03)
[5]SOC技術與發(fā)展預測[J]. 閆瑾. 信息技術. 2011(09)
[6]一種面向微處理器驗證的分層隨機激勵方法[J]. 張欣,黃凱,孟建熠,殷燎,嚴曉浪,葛海通. 計算機應用研究. 2010(04)
[7]基于DDR2 SDRAM的高速大容量異步FIFO的設計與實現(xiàn)[J]. 徐欣,周舟,李楠,孫兆林. 中國測試. 2009(06)
[8]SJ/Z 11359-2006《集成電路IP核開發(fā)與集成的功能驗證分類法》概要[J]. 信息技術與標準化. 2008(Z1)
[9]一種基于層次平臺SoC設計中的軟硬件劃分方法[J]. 李仲宇,吳海波,夏新軍. 計算機工程與應用. 2007(07)
[10]AMBA總線新一代標準AXI分析和應用[J]. 蔣周良,權進國,林孝康. 微計算機信息. 2006(29)
博士論文
[1]系統(tǒng)芯片中片上總線結構的性能評價研究[D]. 吳旭凡.東南大學 2006
碩士論文
[1]基于UVM的LPDDR4控制器的驗證[D]. 張波.西安電子科技大學 2018
[2]面向移動基帶SoC芯片前端功能、性能和效能驗證的監(jiān)測系統(tǒng)設計[D]. 王衛(wèi)凱.西安電子科技大學 2018
[3]基于UVM的AXI4總線協(xié)議接口IP驗證的研究與實現(xiàn)[D]. 李兆斌.暨南大學 2017
[4]非易失性存儲器在電源管理芯片中的設計應用[D]. 孫鵬.西安電子科技大學 2017
[5]基于AMBA總線模塊的傳輸性能可視化工具開發(fā)[D]. 楊亮.西安電子科技大學 2017
[6]DDR3 SDRAM控制器與PHY的設計與仿真[D]. 聶小龍.山東大學 2017
[7]基于CoreConnect總線的DDR3控制器設計與驗證[D]. 劉奕蒲.西安電子科技大學 2016
[8]基于UVM的高效驗證平臺設計及可重用性研究[D]. 黃欣.上海交通大學 2014
[9]高性能DDR3/LPDDR2 SDRAM控制器設計及軟件驗證[D]. 王海燕.電子科技大學 2014
[10]基于AXI總線的SoC架構設計與分析[D]. 胡景華.上海交通大學 2013
本文編號：3527395
【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校
【文章頁數(shù)】：101 頁
【學位級別】：碩士
【部分圖文】：
AXI寫通道示意圖
2.5 為 AXI 讀通道的結構示意圖，可以看出讀通道由讀地址控制通道兩個通道構成。圖 2.6 為 AXI 讀突發(fā)傳輸?shù)氖疽鈭D，可以看出當 Mas突發(fā)傳輸時，Master 會先通過讀地址控制通道發(fā)送 ARVALID，ARAE 給 Slave，然后等待 Slave 將 ARREADY 信號拉高。當檢測到 SLAV
如今的 SoC 芯片中的 Master 都支持 outstanding 操作，如圖 2.9 所示，AXI 協(xié)議中的 outstanding 操作指當前一筆讀或寫的突發(fā)傳輸中讀寫數(shù)據(jù)還沒傳輸完畢時便可發(fā)起另外幾筆突發(fā)傳輸，其中在第一筆突發(fā)傳輸結束之前可以一次性連續(xù)發(fā)起讀寫命令的個數(shù)即就是 Master 具體的 outstanding 能力。
【參考文獻】：
期刊論文
[1]基于DPI-C接口的可擴展SOC驗證平臺[J]. 李璐,周春良,馮曦,周芝梅,朱承治. 電子設計工程. 2018(04)
[2]基于UVM驗證方法學的縱向可重用研究[J]. 熊濤,蔣見花. 微電子學與計算機. 2016(04)
[3]基于UVM的存儲控制器功能驗證[J]. 曹陽,胡越黎. 計算機測量與控制. 2015(03)
[4]基于UVM的可重用SoC功能驗證環(huán)境[J]. 呂毓達,謝雪松,張小玲. 半導體技術. 2015(03)
[5]SOC技術與發(fā)展預測[J]. 閆瑾. 信息技術. 2011(09)
[6]一種面向微處理器驗證的分層隨機激勵方法[J]. 張欣,黃凱,孟建熠,殷燎,嚴曉浪,葛海通. 計算機應用研究. 2010(04)
[7]基于DDR2 SDRAM的高速大容量異步FIFO的設計與實現(xiàn)[J]. 徐欣,周舟,李楠,孫兆林. 中國測試. 2009(06)
[8]SJ/Z 11359-2006《集成電路IP核開發(fā)與集成的功能驗證分類法》概要[J]. 信息技術與標準化. 2008(Z1)
[9]一種基于層次平臺SoC設計中的軟硬件劃分方法[J]. 李仲宇,吳海波,夏新軍. 計算機工程與應用. 2007(07)
[10]AMBA總線新一代標準AXI分析和應用[J]. 蔣周良,權進國,林孝康. 微計算機信息. 2006(29)
博士論文
[1]系統(tǒng)芯片中片上總線結構的性能評價研究[D]. 吳旭凡.東南大學 2006
碩士論文
[1]基于UVM的LPDDR4控制器的驗證[D]. 張波.西安電子科技大學 2018
[2]面向移動基帶SoC芯片前端功能、性能和效能驗證的監(jiān)測系統(tǒng)設計[D]. 王衛(wèi)凱.西安電子科技大學 2018
[3]基于UVM的AXI4總線協(xié)議接口IP驗證的研究與實現(xiàn)[D]. 李兆斌.暨南大學 2017
[4]非易失性存儲器在電源管理芯片中的設計應用[D]. 孫鵬.西安電子科技大學 2017
[5]基于AMBA總線模塊的傳輸性能可視化工具開發(fā)[D]. 楊亮.西安電子科技大學 2017
[6]DDR3 SDRAM控制器與PHY的設計與仿真[D]. 聶小龍.山東大學 2017
[7]基于CoreConnect總線的DDR3控制器設計與驗證[D]. 劉奕蒲.西安電子科技大學 2016
[8]基于UVM的高效驗證平臺設計及可重用性研究[D]. 黃欣.上海交通大學 2014
[9]高性能DDR3/LPDDR2 SDRAM控制器設計及軟件驗證[D]. 王海燕.電子科技大學 2014
[10]基于AXI總線的SoC架構設計與分析[D]. 胡景華.上海交通大學 2013
本文編號：3527395
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3527395.html
教材專著
