不斷提高的集成電路設(shè)計(jì)與制造技術(shù)為實(shí)現(xiàn)復(fù)雜的數(shù)據(jù)處理算法提供了硬件條件,然而當(dāng)今主流的數(shù)據(jù)處理算法不能直接對(duì)傳感器獲得的模擬信號(hào)直接處理,需要模數(shù)轉(zhuǎn)換器（analog to digital converter,ADC）將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。隨著物聯(lián)網(wǎng)技術(shù)的普及,對(duì)ADC的需求逐年增加,使得高精度ADC逐漸成為國內(nèi)外研究熱點(diǎn)。針對(duì)數(shù)字化硅微機(jī)械陀螺傳感器對(duì)ADC電路20kHz工作頻率及高精度模數(shù)轉(zhuǎn)換的要求,本文設(shè)計(jì)了Sigma-Delta ADC中多位量化調(diào)制器的電路。在電路設(shè)計(jì)上采用TOP-DOWN設(shè)計(jì)方法學(xué),首先進(jìn)行電路的系統(tǒng)級(jí)設(shè)計(jì),根據(jù)系統(tǒng)對(duì)調(diào)制器性能的要求,選擇合適的調(diào)制器結(jié)構(gòu),并利用SD-toolbox迭代優(yōu)化調(diào)制器的噪聲傳遞函數(shù)。其次選擇恰當(dāng)?shù)哪K達(dá)到系統(tǒng)級(jí)設(shè)計(jì)要求,通過分析調(diào)制器各個(gè)模塊非理想特性對(duì)調(diào)制器噪聲整形函數(shù)的影響以及附帶的噪聲對(duì)調(diào)制器噪聲特性的影響,并對(duì)各個(gè)非理想特性利用Simlink搭建行為級(jí)仿真模型,加速各個(gè)模塊參數(shù)指標(biāo)的確定。最后根據(jù)模塊級(jí)電路的參數(shù)指標(biāo)和非理想特性的影響,選取優(yōu)化的電路來實(shí)現(xiàn)整個(gè)調(diào)制器的電路級(jí)設(shè)計(jì)和版圖繪制。本文針對(duì)調(diào)制器動(dòng)態(tài)范圍、信號(hào)... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：83 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

低功耗CTSigma-Delta調(diào)制器[7]

圖 1-3 可動(dòng)態(tài)縮放 ADC[8]a) 芯片顯微圖 b) 測(cè)試結(jié)果在 2017 年德克薩斯 A&M 大學(xué)發(fā)表了一篇 50MHz 帶寬的連續(xù)時(shí)間級(jí)聯(lián)2Sigma-Delta 調(diào)制器[9]，該調(diào)制器結(jié)構(gòu)如圖 1-4 a)所示，級(jí)聯(lián)了兩個(gè)二階的源 RC 濾波器構(gòu)成的調(diào)制器，采用四位量化器結(jié)構(gòu)，并利用電流舵式反饋 Da) b)

-3 b)為芯片測(cè)試結(jié)果，調(diào)制器的帶寬為 20kHz，動(dòng)態(tài)范圖 1-3 可動(dòng)態(tài)縮放 ADC[8]a) 芯片顯微圖 b) 測(cè)試結(jié)果德克薩斯 A&M 大學(xué)發(fā)表了一篇 50MHz 帶寬的連續(xù)a 調(diào)制器[9]，該調(diào)制器結(jié)構(gòu)如圖 1-4 a)所示，級(jí)聯(lián)了兩器構(gòu)成的調(diào)制器，采用四位量化器結(jié)構(gòu)，并利用電流上 RC 時(shí)間常數(shù)矯正電路、噪聲抑制濾波器來抑制由噪用 40nm CMOS 工藝設(shè)計(jì)的芯片如圖 1-4 所示，在采 50.3MHz，SNR 為 75.8dB，供電電壓為 1.1/1.15/2.5，a) b)

【參考文獻(xiàn)】：
博士論文
[1]一種極低功耗模擬IC設(shè)計(jì)技術(shù)及其在高性能音頻模數(shù)轉(zhuǎn)換器中的應(yīng)用研究[D]. 羅豪.浙江大學(xué) 2012

碩士論文
[1]24位48KSPS多位量化∑-Δ ADC的設(shè)計(jì)[D]. 胡雅琴.哈爾濱工業(yè)大學(xué) 2016
[2]TMR傳感器中高精度多位量化Sigma-Delta調(diào)制器的設(shè)計(jì)[D]. 劉達(dá).哈爾濱工業(yè)大學(xué) 2016



本文編號(hào)：3383220