不斷提高的集成電路設計與制造技術為實現(xiàn)復雜的數(shù)據(jù)處理算法提供了硬件條件,然而當今主流的數(shù)據(jù)處理算法不能直接對傳感器獲得的模擬信號直接處理,需要模數(shù)轉(zhuǎn)換器（analog to digital converter,ADC）將模擬信號轉(zhuǎn)換成數(shù)字信號。隨著物聯(lián)網(wǎng)技術的普及,對ADC的需求逐年增加,使得高精度ADC逐漸成為國內(nèi)外研究熱點。針對數(shù)字化硅微機械陀螺傳感器對ADC電路20kHz工作頻率及高精度模數(shù)轉(zhuǎn)換的要求,本文設計了Sigma-Delta ADC中多位量化調(diào)制器的電路。在電路設計上采用TOP-DOWN設計方法學,首先進行電路的系統(tǒng)級設計,根據(jù)系統(tǒng)對調(diào)制器性能的要求,選擇合適的調(diào)制器結(jié)構(gòu),并利用SD-toolbox迭代優(yōu)化調(diào)制器的噪聲傳遞函數(shù)。其次選擇恰當?shù)哪K達到系統(tǒng)級設計要求,通過分析調(diào)制器各個模塊非理想特性對調(diào)制器噪聲整形函數(shù)的影響以及附帶的噪聲對調(diào)制器噪聲特性的影響,并對各個非理想特性利用Simlink搭建行為級仿真模型,加速各個模塊參數(shù)指標的確定。最后根據(jù)模塊級電路的參數(shù)指標和非理想特性的影響,選取優(yōu)化的電路來實現(xiàn)整個調(diào)制器的電路級設計和版圖繪制。本文針對調(diào)制器動態(tài)范圍、信號... 

【文章來源】：哈爾濱工業(yè)大學黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：83 頁

【學位級別】：碩士

【部分圖文】：

低功耗CTSigma-Delta調(diào)制器[7]

圖 1-3 可動態(tài)縮放 ADC[8]a) 芯片顯微圖 b) 測試結(jié)果在 2017 年德克薩斯 A&M 大學發(fā)表了一篇 50MHz 帶寬的連續(xù)時間級聯(lián)2Sigma-Delta 調(diào)制器[9]，該調(diào)制器結(jié)構(gòu)如圖 1-4 a)所示，級聯(lián)了兩個二階的源 RC 濾波器構(gòu)成的調(diào)制器，采用四位量化器結(jié)構(gòu)，并利用電流舵式反饋 Da) b)

-3 b)為芯片測試結(jié)果，調(diào)制器的帶寬為 20kHz，動態(tài)范圖 1-3 可動態(tài)縮放 ADC[8]a) 芯片顯微圖 b) 測試結(jié)果德克薩斯 A&M 大學發(fā)表了一篇 50MHz 帶寬的連續(xù)a 調(diào)制器[9]，該調(diào)制器結(jié)構(gòu)如圖 1-4 a)所示，級聯(lián)了兩器構(gòu)成的調(diào)制器，采用四位量化器結(jié)構(gòu)，并利用電流上 RC 時間常數(shù)矯正電路、噪聲抑制濾波器來抑制由噪用 40nm CMOS 工藝設計的芯片如圖 1-4 所示，在采 50.3MHz，SNR 為 75.8dB，供電電壓為 1.1/1.15/2.5，a) b)

【參考文獻】：
博士論文
[1]一種極低功耗模擬IC設計技術及其在高性能音頻模數(shù)轉(zhuǎn)換器中的應用研究[D]. 羅豪.浙江大學 2012

碩士論文
[1]24位48KSPS多位量化∑-Δ ADC的設計[D]. 胡雅琴.哈爾濱工業(yè)大學 2016
[2]TMR傳感器中高精度多位量化Sigma-Delta調(diào)制器的設計[D]. 劉達.哈爾濱工業(yè)大學 2016



本文編號：3383220