發(fā)布時(shí)間：2021-09-04 04:21

　　針對(duì)外部輸入共模電荷變化及失調(diào)誤差對(duì)高速電荷域流水線模數(shù)轉(zhuǎn)換器精度產(chǎn)生限制的問題,提出了一種輸入共模電荷前饋補(bǔ)償電路和一種失調(diào)誤差數(shù)模混合前臺(tái)校準(zhǔn)技術(shù),可對(duì)輸入共模電荷變化產(chǎn)生的共模電荷誤差量和失調(diào)誤差進(jìn)行補(bǔ)償.基于所提出的輸入共模電荷前饋補(bǔ)償電路和失調(diào)誤差前臺(tái)校準(zhǔn)技術(shù),在1P6M0.18μm CMOS工藝條件下設(shè)計(jì)了一款12bit、500MS/s時(shí)間交織電荷域流水線模數(shù)轉(zhuǎn)換器.測(cè)試結(jié)果表明,該模數(shù)轉(zhuǎn)換器樣片在全速采樣時(shí)對(duì)于19.9MHz正弦輸入信號(hào)轉(zhuǎn)換得到的無雜散動(dòng)態(tài)范圍為77.5dB,信噪失真比為62.7dBFS;并且輸入共模電壓在1.2V內(nèi)變化時(shí)模數(shù)轉(zhuǎn)換器的信噪比波動(dòng)小于3dB,而功耗為220mW,有源芯片面積為624mm2. 

【文章來源】：西安電子科技大學(xué)學(xué)報(bào). 2017,44(06)北大核心EICSCD

【文章頁數(shù)】：8 頁

【文章目錄】：
1 時(shí)間交織12bit 500MS/s電荷域流水線ADC系統(tǒng)結(jié)構(gòu)
2 共模電荷前饋補(bǔ)償
    2.1 電荷域ADC子級(jí)電路的共模電荷分析
    2.2 電路結(jié)構(gòu)
    2.3 電路實(shí)現(xiàn)
3 失調(diào)誤差校準(zhǔn)
4 試驗(yàn)結(jié)果
5 結(jié)束語


【參考文獻(xiàn)】：
期刊論文
[1]用于電荷域流水線ADC的1.5位子級(jí)電路[J]. 黃嵩人,陳珍海,張鴻,李雪,錢宏文,于宗光.  西安電子科技大學(xué)學(xué)報(bào). 2016(06)
[2]A 10 b 50 MS/s two-stage pipelined SAR ADC in 180 nm CMOS[J]. 沈易,劉術(shù)彬,朱樟明.  Journal of Semiconductors. 2016(06)
[3]A 10-bit 250 MSPS charge-domain pipelined ADC with replica controlled PVT insensitive BCT circuit[J]. 黃嵩人,張鴻,陳珍海,朱瀧,于宗光,錢宏文,郝躍.  Journal of Semiconductors. 2015(05)
[4]A low power time-interleaved 10-bit 250-MSPS charge domain pipelined ADC for IF sampling[J]. 陳珍海,錢宏文,黃嵩人,張鴻,于宗光.  Journal of Semiconductors. 2013(06)
[5]A 27-mW 10-bit 125-MSPS charge domain pipelined ADC with a PVT insensitive boosted charge transfer circuit[J]. 陳珍海,黃嵩人,張鴻,于宗光,季惠才.  Journal of Semiconductors. 2013(03)



本文編號(hào)：3382549