電子裝備不斷向微型化、高速化、高頻化方向發(fā)展。在電子武器設(shè)備的處理速度和傳輸速率得到飛速提升的同時(shí),由于布線布局引起的串?dāng)_問(wèn)題和高速電路板間互連干擾問(wèn)題已成為阻礙信息化武器裝備快速發(fā)展的重要瓶頸。研究信號(hào)在高速電路板間傳輸過(guò)程中由于接口特性阻抗和端接阻抗不匹配造成的電磁干擾和信號(hào)傳輸問(wèn)題顯得尤為重要。本論文通過(guò)分析布線布局理論,得到幾種布線的優(yōu)化結(jié)構(gòu),包括縮短走線、合理設(shè)置接口位置、優(yōu)化旁路和電源布局。另外,還分析了防護(hù)布線中心位置誤差和防護(hù)線特性阻抗及過(guò)孔偏移對(duì)于串?dāng)_的抑制作用影響。由于接插件的阻抗不匹配往往給多塊高速電路板間的互連帶來(lái)極大的干擾,所以本文也對(duì)接插件進(jìn)行仿真建模,仿真分析接插件各個(gè)幾何參數(shù)對(duì)噪聲抑制效果的影響。同時(shí),PCB走線阻抗也影響板間的干擾,所以從信號(hào)線長(zhǎng)度、介質(zhì)層高度、信號(hào)線寬度和信號(hào)線厚度這幾個(gè)因素建模仿真得到優(yōu)化后的PCB走線幾何尺寸。通過(guò)研究高速電路的PCB走線阻抗、接插件阻抗與互連線阻抗之間的匹配,來(lái)預(yù)防信號(hào)反射造成的傳輸質(zhì)量惡化。還采用了包括多層地線結(jié)構(gòu)、平行地線結(jié)構(gòu)、松耦合布線結(jié)構(gòu)的三種互連阻抗控制方法對(duì)高速電路板間的干擾達(dá)到進(jìn)一步地抑制。最后測(cè)試... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：91 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景與意義
    1.2 國(guó)內(nèi)外研究歷史與現(xiàn)狀
    1.3 本文的主要貢獻(xiàn)與創(chuàng)新
    1.4 本論文的結(jié)構(gòu)安排
第二章 信號(hào)串?dāng)_與板間干擾分析
    2.1 板間干擾產(chǎn)生的機(jī)理
    2.2 容性串?dāng)_與感性串?dāng)_
    2.3 串?dāng)_的抑制
    2.4 過(guò)孔對(duì)信號(hào)完整性的影響
    2.5 傳輸線突變對(duì)信號(hào)的影響
    2.6 本章小結(jié)
第三章 防護(hù)布線與過(guò)孔仿真測(cè)試
    3.1 引言
    3.2 布線布局理論分析
        3.2.1 縮短走線及合理設(shè)置接口位置
        3.2.2 優(yōu)化旁路布局
        3.2.3 優(yōu)化電源布局
    3.3 防護(hù)布線與過(guò)孔仿真
        3.3.1 防護(hù)布線中心位置誤差
        3.3.2 防護(hù)布線特性阻抗
        3.3.3 過(guò)孔數(shù)目及過(guò)孔偏移
    3.4 樣件設(shè)計(jì)及制作
        3.4.1 技術(shù)指標(biāo)要求
        3.4.2 串?dāng)_樣件設(shè)計(jì)及制作
        3.4.3 地彈樣件設(shè)計(jì)及制作
    3.5 樣件測(cè)試及驗(yàn)證
        3.5.1 串?dāng)_樣件測(cè)試及驗(yàn)證
        3.5.2 地彈樣件測(cè)試及驗(yàn)證
    3.6 本章小結(jié)
第四章 高速電路板間互連抗干擾關(guān)鍵技術(shù)
    4.1 引言
    4.2 接插件互連阻抗影響因素
        4.2.1 接插件建模和仿真
        4.2.2 接插件電路設(shè)計(jì)
    4.3 PCB走線阻抗與互連阻抗控制
        4.3.1 PCB走線阻抗對(duì)互連信號(hào)質(zhì)量的影響
        4.3.2 互連阻抗控制方法
    4.4 樣件設(shè)計(jì)及測(cè)試
        4.4.1 縮短信號(hào)線長(zhǎng)度的電路設(shè)計(jì)及測(cè)試
        4.4.2 松耦合布線的電路設(shè)計(jì)及測(cè)試
        4.4.3 板間互連阻抗匹配的電路設(shè)計(jì)及測(cè)試
    4.5 本章小結(jié)
第五章 總結(jié)及展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果


【參考文獻(xiàn)】：
期刊論文
[1]高速數(shù)字PCB板設(shè)計(jì)中的信號(hào)完整性研究[J]. 趙辰陽(yáng),王立德,李召召.  自動(dòng)化與儀器儀表. 2018(09)
[2]過(guò)孔傳輸射頻信號(hào)在多層PCB中的設(shè)計(jì)[J]. 朱文舉,陳娜.  電子科技. 2017(07)
[3]高速PCB設(shè)計(jì)經(jīng)驗(yàn)分析及研究[J]. 孫喜芬.  電子世界. 2017(12)
[4]PCB信號(hào)傳輸導(dǎo)體高密度化要求和發(fā)展——PCB制造技術(shù)發(fā)展趨勢(shì)和特點(diǎn)（1）[J]. 林金堵.  印制電路信息. 2017(05)
[5]PCB設(shè)計(jì)流程的改進(jìn)研究[J]. 胡宗海,趙彥,王立平,曹立勇,姚程寬.  成都工業(yè)學(xué)院學(xué)報(bào). 2017(01)
[6]高頻高速高多層印制板制作技術(shù)研究[J]. 尋瑞平,張華勇,敖四超,汪廣明.  印制電路信息. 2017(01)
[7]無(wú)線通訊基站設(shè)備中PCB之間的射頻互連設(shè)計(jì)[J]. 吳貴瑜.  電腦與信息技術(shù). 2016(01)
[8]波形測(cè)試在信號(hào)完整性分析中的應(yīng)用[J]. 曹繼東,宋會(huì)良,李朝鋒.  信息與電腦(理論版). 2011(09)
[9]高速電路中的信號(hào)完整性分析[J]. 顧菘.  電子設(shè)計(jì)工程. 2011(16)
[10]高速視頻處理系統(tǒng)的信號(hào)完整性分析[J]. 陳云飛,胡樂(lè),吳碩.  電子元器件應(yīng)用. 2011(02)

博士論文
[1]板級(jí)與封裝級(jí)電路系統(tǒng)電磁完整性研究[D]. 申振寧.西安電子科技大學(xué) 2014
[2]高速信號(hào)互連中的電磁完整性研究[D]. 王勝源.中國(guó)科學(xué)院研究生院(西安光學(xué)精密機(jī)械研究所) 2010
[3]系統(tǒng)級(jí)封裝的電源完整性分析和電磁干擾研究[D]. 李君.西南交通大學(xué) 2010

碩士論文
[1]電路模塊堆疊立體組裝技術(shù)研究[D]. 喬軒.西安電子科技大學(xué) 2015



本文編號(hào)：3293457