隨著半導(dǎo)體集成電路產(chǎn)業(yè)的不斷發(fā)展,集成電路的規(guī)模也在不斷地增大。器件的特征尺寸要不斷減小,使得器件的性能逐漸提升,但隨之帶來(lái)的芯片的功耗密度也在逐漸的增加。芯片的總功耗由靜態(tài)功耗、動(dòng)態(tài)功耗組成,靜態(tài)功耗和動(dòng)態(tài)功耗都和電源電壓有著一定的關(guān)系。金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）,由于其自身的熱發(fā)射機(jī)制導(dǎo)致在室溫下使其器件的亞閾值斜率存在理論上的極限值,即室溫下無(wú)法低于60mV/dec。因此,對(duì)于MOSFET來(lái)講,在保證有足夠驅(qū)動(dòng)能力的同時(shí)將很難通過(guò)降低電源電壓來(lái)降低芯片功耗。隧穿場(chǎng)效應(yīng)晶體管（TFET）由于其本身的帶帶隧穿導(dǎo)通機(jī)制使其亞閾值斜率SS在室溫下可以低于60mV/dec,并且具有極低的關(guān)態(tài)電流(I_OFF)以及與CMOS工藝有很好的兼容性。因此,TFET被認(rèn)為是在低功耗應(yīng)用領(lǐng)域里最有希望代替MOSFET且最有潛力的器件之一。然而TFET在電路集成過(guò)程中,由于其是一個(gè)柵控P-I-N結(jié)構(gòu),將會(huì)出現(xiàn)每?jī)蓚�(gè)器件的P型摻雜區(qū)和P型襯底之間形成一個(gè)不受柵壓控制的漏電通道。該漏電通道帶來(lái)的漏電電流的大小遠(yuǎn)遠(yuǎn)大于TFET器件的關(guān)態(tài)電流,這將嚴(yán)重影響其本身的關(guān)態(tài)電流... 

【文章來(lái)源】：安徽大學(xué)安徽省 211工程院校

【文章頁(yè)數(shù)】：60 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

隨著器件特征尺寸的減小靜態(tài)功耗和動(dòng)態(tài)功耗變化趨勢(shì)[5]

安徽大學(xué)碩士學(xué)位論文3圖1.2MOSFET與理想器件的轉(zhuǎn)移特性曲線示意圖[7]由圖1.2可以看出，理想的超陡亞閾特性器件的亞閾值斜率（SS）越小越好。亞閾值斜率SS一般用式子（1-2）表示：k1ln10logqGSDSDOXVCTSSIC(1-2)公式（1-2）中，CD為溝道的耗盡層電容，COX為柵介質(zhì)層的電容，kT/q是熱電勢(shì)。由于熱電勢(shì)和溫度有關(guān)，導(dǎo)致亞閾值斜率SS和溫度有關(guān)。進(jìn)而導(dǎo)致在室溫下，亞閾值斜率SS無(wú)法低于60mV/dec。TFET由于其導(dǎo)通機(jī)制為帶帶隧穿，可以使得亞閾值斜率SS小于60mV/dec[8-10]。由于TFET是反偏P-I-N結(jié)構(gòu)，因此具有極低的關(guān)態(tài)電流IOFF，靜態(tài)功耗會(huì)顯著下降。又因?yàn)門FET具有很陡的亞閾值斜率，有高的充放電電路。另外，TFET和MOSFET相比輸出飽和的特性有優(yōu)勢(shì)，有相對(duì)較大的輸出電阻，進(jìn)而更有利于得到大的器件的增益。所以，TFET的電路性能應(yīng)該會(huì)超越MOSFET。因此，TFET被認(rèn)為是在低功耗應(yīng)用領(lǐng)域里最有潛力代替MOSFET的器件之一[11-15]。1.2隧穿場(chǎng)效應(yīng)晶體管的國(guó)內(nèi)外研究現(xiàn)狀TFET因具有和MOSFET的工藝兼容、關(guān)態(tài)電流IOFF極低、工作電壓VDD低的優(yōu)勢(shì)，在超低功耗器件領(lǐng)域中具有很大的潛力[16-20]。但另一方面，TFET也存在開(kāi)態(tài)電流ION比較低、陡直的亞閾值斜率范圍較孝亞閾值斜率實(shí)驗(yàn)值降低困難等問(wèn)題。同時(shí)，好

安徽大學(xué)碩士學(xué)位論文9圖2.2N型TFET開(kāi)態(tài)、關(guān)態(tài)能帶示意圖[62]由圖2.2可以看到，當(dāng)柵壓為零時(shí)，在隧穿結(jié)附近，源區(qū)的價(jià)帶頂?shù)陀跍系绤^(qū)的導(dǎo)帶底，此時(shí)沒(méi)有出現(xiàn)能量窗口，即溝道的導(dǎo)帶區(qū)和源區(qū)的價(jià)帶區(qū)沒(méi)有重合窗口。此時(shí)，源區(qū)的價(jià)帶上沒(méi)有電子從源區(qū)隧穿到溝道的導(dǎo)帶區(qū)，帶帶隧穿沒(méi)有發(fā)生，其關(guān)態(tài)電流IOFF的主要成分是反向P-I-N結(jié)的電流。在硅基TFET中，關(guān)態(tài)電流IOFF一般可低于10-14A/μm，通常比MOSFET要低4個(gè)數(shù)量級(jí)左右。當(dāng)柵壓逐漸增加時(shí)，溝道區(qū)的能帶將會(huì)被逐漸拉低，對(duì)于輕摻雜的N型溝道則會(huì)形成積累的電子層，對(duì)于輕摻雜P型的溝道則會(huì)形成反型的電子層。隨著柵壓的繼續(xù)增大，溝道區(qū)的能帶持續(xù)被拉低，使得源區(qū)的價(jià)帶頂高于溝道區(qū)的導(dǎo)帶底時(shí)將會(huì)出現(xiàn)能量窗口。此時(shí)，源區(qū)的價(jià)帶中的電子可以通過(guò)隧穿窗口隧穿到溝道區(qū)的導(dǎo)帶中，并且在漏端的電壓下漂移到漏區(qū)，最終形成漏電流，導(dǎo)致器件開(kāi)啟。柵壓繼續(xù)升高時(shí)，溝道區(qū)的能帶將繼續(xù)被拉低，源區(qū)的價(jià)帶頂越來(lái)越高于溝道的導(dǎo)帶底，形成的能量窗口也變得越來(lái)越大，隧穿的電子也會(huì)越來(lái)越多，最終漂移到漏區(qū)的電子也越來(lái)越多。所以，隧穿窗口不斷增大，電流也在不斷增大。在器件TFET帶帶隧穿開(kāi)啟過(guò)程中，源漏電流IDS是通過(guò)柵電壓來(lái)控制溝道區(qū)的表面勢(shì)，由溝道區(qū)的表面勢(shì)來(lái)控制隧穿結(jié)處的電場(chǎng)和隧穿寬度（即圖2.2中的λ）來(lái)調(diào)控的。因此，源漏電流IDS由帶帶隧穿幾率決定，用WKB近似方法可以得到[6]，如下公式：32g42mexp3qgIDSTWKB（2-1）公式中，m*為器件材料的載流子的有效質(zhì)量，Eg為器件材料的禁帶寬度，λ為隧穿結(jié)的隧穿寬度。


本文編號(hào)：3293802