發(fā)布時間：2021-07-09 15:39

　　本文主要研究溝道寬度縮小到5nm和6nm的新型U形溝道場效應(yīng)晶體管,由于在亞十納米級尺寸下,制造結(jié)型的半導(dǎo)體器件十分困難,且摻雜等相關(guān)工藝很難實現(xiàn),故主要致力于制造工藝相對簡單,且在極限尺寸下能更多的避免短溝道效應(yīng)的無結(jié)場效應(yīng)晶體管的研究�？紤]到溝道寬度太小,器件的工作狀態(tài)用宏觀的經(jīng)典理論研究已經(jīng)無法保證精確的測量結(jié)果,在本課題研究過程中將提出的新型器件用經(jīng)典仿真和量子仿真結(jié)果對比,保證用更精準的仿真條件研究器件的工作特性。本課題研究的主要內(nèi)容包括對已經(jīng)提出的新型H形柵無結(jié)場效應(yīng)晶體管量子仿真驗證,優(yōu)化后完成該器件在溫度環(huán)境變化時的性能穩(wěn)定性的檢測,提出高集成度高性能的方筒形柵無結(jié)場效應(yīng)晶體管并完成結(jié)構(gòu)建模和尺寸優(yōu)化,以及方筒形輔控柵無結(jié)場效應(yīng)晶體管結(jié)構(gòu)的建模和尺寸優(yōu)化。其中H形柵無結(jié)場效應(yīng)晶體管的研究包括完成經(jīng)典仿真下最優(yōu)化結(jié)構(gòu)的量子仿真驗證,以及再次優(yōu)化由于經(jīng)典仿真結(jié)果存在的誤差導(dǎo)致的非最優(yōu)參數(shù)尺寸,完成該器件在環(huán)境溫度不斷升高時電學(xué)特性的穩(wěn)定性的測試。方筒形柵無結(jié)場效應(yīng)晶體管和方筒形輔控柵無結(jié)場效應(yīng)晶體管兩個新型器件的研究完成了結(jié)構(gòu)的建模,在量子仿真下完成各個對器件性能有影響的參... 

【文章來源】：沈陽工業(yè)大學(xué)遼寧省

【文章頁數(shù)】：63 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題研究背景
    1.2 無結(jié)場效應(yīng)晶體管的發(fā)展現(xiàn)狀
        1.2.1 無結(jié)場效應(yīng)晶體管的國內(nèi)外發(fā)展現(xiàn)狀
        1.2.2 團隊研究成果
        1.2.3 無結(jié)場效應(yīng)晶體管發(fā)展面臨的挑戰(zhàn)
    1.3 課題的研究內(nèi)容
第2章 無結(jié)場效應(yīng)晶體管的基本工作原理及特性分析
    2.1 無結(jié)場效應(yīng)晶體管的基本工作原理
        2.1.1 無結(jié)場效應(yīng)晶體管的導(dǎo)通原理
        2.1.2 無結(jié)場效應(yīng)晶體管的優(yōu)勢
    2.2 建模分析
        2.2.1 電荷模型
        2.2.2 漏電流模型
        2.2.3 帶帶隧穿原理
    2.3 模擬方法
        2.3.1 仿真工具
        2.3.2 模型及方法
    2.4 本章小結(jié)
第3章 H形柵無結(jié)場效應(yīng)晶體管特性的量子仿真驗證
    3.1 H形柵無結(jié)場效應(yīng)晶體管的結(jié)構(gòu)介紹
    3.2 源漏延長區(qū)高度優(yōu)化的矯正
    3.3 柵電極高度優(yōu)化的矯正
    3.4 環(huán)境溫度變化下器件性能的穩(wěn)定性
    3.5 本章小結(jié)
第4章 方筒形柵無結(jié)場效應(yīng)晶體管的仿真研究
    4.1 器件基本結(jié)構(gòu)的提出
    4.2 相同結(jié)構(gòu)參數(shù)下量子仿真和經(jīng)典仿真結(jié)果的對比
    4.3 源漏延長區(qū)高度對器件性能的影響
    4.4 硅體摻雜濃度大小對器件性能的影響
    4.5 兩垂直溝道間氧化層厚度對器件性能的影響
    4.6 柵電極長度對器件性能的影響
    4.7 柵氧化層材料對器件性能的影響
    4.8 不同溫度下器件特性的穩(wěn)定性
    4.9 本章小結(jié)
第5章 方筒形輔控柵無結(jié)場效應(yīng)晶體管的仿真研究
    5.1 器件結(jié)構(gòu)的提出
    5.2 輔助柵和柵極之間氧化層厚度對器件性能的影響
    5.3 輔助柵長度對器件性能的影響
    5.4 硅體摻雜濃度對器件性能的影響
    5.5 兩垂直溝道間氧化層厚度對器件性能的影響
    5.6 輔助柵電壓大小對器件性能的影響
    5.7 有無輔助柵電壓在不同摻雜濃度下的驗證
    5.8 不同溫度下器件特性的穩(wěn)定性
    5.9 本章小結(jié)
第6章 結(jié)論
參考文獻
在學(xué)研究成果
致謝


【參考文獻】：
期刊論文
[1]A simulation-based proposed high-k heterostructure AlGaAs/Si junctionless n-type tunnel FET[J]. Shiromani Balmukund Rahi,Bahniman Ghosh,Pranav Asthana.  Journal of Semiconductors. 2014(11)
[2]A laterally graded junctionless transistor[J]. Punyasloka Bal,Bahniman Ghosh,Partha Mondal,M.W.Akram.  Journal of Semiconductors. 2014(03)
[3]Simulation study on short channel double-gate junctionless field-effect transistors[J]. 吳美樂,靳曉詩,揣榮巖,劉溪,Jong-Ho Lee.  Journal of Semiconductors. 2013(03)
[4]界面態(tài)電荷對n溝6H-SiC MOSFET場效應(yīng)遷移率的影響[J]. 湯曉燕,張義門,張玉明,郜錦俠.  物理學(xué)報. 2003(04)
[5]摩爾定律與半導(dǎo)體設(shè)備[J]. 翁壽松.  電子工業(yè)專用設(shè)備. 2002(04)



本文編號：3274020