發(fā)布時(shí)間：2021-07-07 18:36

　　直接數(shù)字頻率合成器（Direct Digital Frequency Synthesizer,DDS）作為一種新型的全數(shù)字頻率合成器件,相比于模擬頻率合成器具有更高的頻率分辨率、更短的頻率切換時(shí)間、更低的相位噪聲等諸多優(yōu)點(diǎn),在空間通信,遙測(cè)和遙控,雷達(dá)測(cè)量,射電天文,衛(wèi)星導(dǎo)航,無(wú)線電定位,數(shù)字通信等電子系統(tǒng)中扮演著重要的角色。而近年來(lái),隨著半導(dǎo)體工藝技術(shù)和集成電路（Integrated Circuit,IC）技術(shù)的不斷發(fā)展進(jìn)步,小尺寸、低功耗、高集成度是芯片發(fā)展的必然趨勢(shì)。因此,目前DDS系統(tǒng)的研究熱點(diǎn)也朝著超高速、低功耗和高性能的方向發(fā)展。本論文依托于“高速多通道DDS設(shè)計(jì)”項(xiàng)目,完成“高速直接數(shù)字頻率合成器數(shù)字單元設(shè)計(jì)與實(shí)現(xiàn)”課題設(shè)計(jì)。為了實(shí)現(xiàn)高速DDS數(shù)字單元設(shè)計(jì)與實(shí)現(xiàn),本論文主要分成三部分。第一步主要分析了DDS架構(gòu)中關(guān)鍵模塊—相幅轉(zhuǎn)換模塊,通過(guò)對(duì)比常見(jiàn)4種相幅轉(zhuǎn)換算法的優(yōu)劣,選擇改進(jìn)型CORDIC算法（余四算法）作為DDS相幅轉(zhuǎn)換算法。然后利用Matlab軟件對(duì)余四算法進(jìn)行仿真,確保余四算法正確性,為硬件實(shí)現(xiàn)打下了堅(jiān)實(shí)的基礎(chǔ),另外,我們通過(guò)深入研究DDS的原理和框架,對(duì)DDS... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：95 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

單頻信號(hào)時(shí)域波形

圖4-21 Matalb 定點(diǎn)仿真數(shù)據(jù)與 Modelsim 仿真數(shù)據(jù)對(duì)比通過(guò)圖 49 中的數(shù)據(jù)進(jìn)行對(duì)比可以得知，Matlab 仿真得到的數(shù)據(jù)和 Matlab 定點(diǎn)仿真得到的結(jié)果完全 Match 上，每一比特值完全一致，至此對(duì) RTL 代碼的正確性驗(yàn)證通過(guò)。（2）上板測(cè)試通過(guò) VIO 設(shè)置頻路控制字 FCW=32’h01098EAD，公式計(jì)算可以知道輸出頻率fout=1.62MHz，通過(guò)測(cè)試上板測(cè)試測(cè)試的時(shí)域波形示意圖如下所示。

圖4-21 Matalb 定點(diǎn)仿真數(shù)據(jù)與 Modelsim 仿真數(shù)據(jù)對(duì)比通過(guò)圖 49 中的數(shù)據(jù)進(jìn)行對(duì)比可以得知，Matlab 仿真得到的數(shù)據(jù)和 Matlab 定點(diǎn)仿真得到的結(jié)果完全 Match 上，每一比特值完全一致，至此對(duì) RTL 代碼的正確性驗(yàn)證通過(guò)。（2）上板測(cè)試通過(guò) VIO 設(shè)置頻路控制字 FCW=32’h01098EAD，公式計(jì)算可以知道輸出頻率fout=1.62MHz，通過(guò)測(cè)試上板測(cè)試測(cè)試的時(shí)域波形示意圖如下所示。

【參考文獻(xiàn)】：
期刊論文
[1]一種能改善DDS輸出精度的技術(shù)[J]. 屈八一,米婕,陳瑞潔,董紹峰,陳曉龍,周渭.  西安電子科技大學(xué)學(xué)報(bào). 2018(03)
[2]基于FPGA的DDS雜散分析及抑制方法[J]. 張成,鄭明輝.  電子設(shè)計(jì)工程. 2012(21)
[3]基于壓縮查找表的高精度正弦信號(hào)生成算法[J]. 羅海坤,王永慶,吳嗣亮.  系統(tǒng)工程與電子技術(shù). 2012(02)
[4]一種基于二階相位擾動(dòng)的DDS雜散抑制新方法[J]. 王峰,李誠(chéng),楊小勇.  電子科技. 2011(07)
[5]改進(jìn)型Cordic高精度DDS硬件實(shí)現(xiàn)[J]. 張海濤,苗圃,龐永星,李珍.  計(jì)算機(jī)工程. 2011(12)
[6]基于CORDIC算法的QDDS信號(hào)發(fā)生器設(shè)計(jì)[J]. 黃飛,魯迎春,李祥.  合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版). 2011(03)
[7]基于CORDIC算法的高速高精度DDS研究與實(shí)現(xiàn)[J]. 湯文亮.  制造業(yè)自動(dòng)化. 2011(05)
[8]DDS譜質(zhì)分析及其雜散抑制研究綜述[J]. 李衍忠,蔡英杰,姒強(qiáng),向敬成.  現(xiàn)代雷達(dá). 2000(04)

碩士論文
[1]基于余數(shù)系統(tǒng)的數(shù)字頻率合成技術(shù)研究及實(shí)現(xiàn)[D]. 張鳳君.電子科技大學(xué) 2016
[2]基于FPGA的高速DDS關(guān)鍵技術(shù)研究[D]. 茍力.電子科技大學(xué) 2016
[3]基于改進(jìn)CORDIC算法的直接數(shù)字頻率合成器的ASIC實(shí)現(xiàn)[D]. 張瑞濤.電子科技大學(xué) 2016
[4]基于CORDIC算法的DDS研究及FPGA實(shí)現(xiàn)[D]. 趙寧.東北大學(xué) 2015
[5]直接數(shù)字頻率合成技術(shù)的雜散抑制研究[D]. 李輝祥.華中師范大學(xué) 2013
[6]14位GHz DDS設(shè)計(jì)及ASIC實(shí)現(xiàn)[D]. 郭旭龍.西安電子科技大學(xué) 2013
[7]基于CORDIC算法的高速DDS的ASIC設(shè)計(jì)與實(shí)現(xiàn)[D]. 李旭.湖南大學(xué) 2010
[8]基于CORDIC算法的DDS技術(shù)研究與實(shí)現(xiàn)[D]. 謝建華.江南大學(xué) 2008
[9]基于FPGA的直接數(shù)字頻率合成器設(shè)計(jì)[D]. 陳遠(yuǎn)輝.國(guó)防科學(xué)技術(shù)大學(xué) 2006
[10]基于FPGA的直接數(shù)字頻率合成器的研究與應(yīng)用[D]. 郭立浩.西北工業(yè)大學(xué) 2006



本文編號(hào)：3270154