雷達(dá)用射頻接收芯片是相控陣?yán)走_(dá)應(yīng)用中具有核心競(jìng)爭(zhēng)力的產(chǎn)品單元,通過(guò)接收天空中被測(cè)物體反射回的低功率信號(hào),將接收的S、L波段射頻模擬信號(hào)通過(guò)混頻器進(jìn)行頻率轉(zhuǎn)換、濾波并將信號(hào)放大,驅(qū)動(dòng)下一級(jí)的數(shù)字處理芯片。射頻接收芯片具有射頻接收部分和模數(shù)轉(zhuǎn)換部分,結(jié)構(gòu)復(fù)雜;對(duì)其三溫下多通道相位和增益一致性要求高,篩選參數(shù)要求嚴(yán)格;為保障芯片高質(zhì)量一致性,必須進(jìn)行全參數(shù)測(cè)試,這就對(duì)測(cè)試系統(tǒng)性能可靠性、測(cè)試板Loadboard的設(shè)計(jì)制造和篩選機(jī)的配合應(yīng)用提出更高要求。首先,本論文針對(duì)射頻接收芯片結(jié)構(gòu)特點(diǎn)和測(cè)試項(xiàng)目要求,對(duì)射頻測(cè)試板進(jìn)行了原理圖設(shè)計(jì),避免多通道并行測(cè)試時(shí)信號(hào)間的互相串?dāng)_,通過(guò)加入?yún)⒖夹酒瑢?duì)芯片間的相位一致性進(jìn)行統(tǒng)一衡量。由于測(cè)試資源和成本限制,為解決射頻通道數(shù)量資源不足,我們?cè)谏漕l測(cè)試板設(shè)計(jì)中利用功分器、耦合器和移相器等電路對(duì)射頻通道進(jìn)行擴(kuò)展復(fù)用。通過(guò)PADS工具進(jìn)行了射頻測(cè)試板的布局布線(xiàn),實(shí)現(xiàn)了對(duì)射頻信號(hào)傳輸?shù)淖杩箍刂?最終完成射頻測(cè)試板Loadboard的設(shè)計(jì)。其次,基于射頻測(cè)試原理,利用自動(dòng)測(cè)試設(shè)備（ATE,Automatic Test Equipment）ADVANTEST V9300... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：76 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

多通道射頻接收芯片結(jié)構(gòu)框圖

ADC的相干采樣

第三章 測(cè)試板設(shè)計(jì)第三章 測(cè)試板設(shè)計(jì)1 測(cè)試板 Loadboard 簡(jiǎn)介待測(cè)芯片通常是具有電源、模擬信號(hào)、數(shù)字信號(hào)的芯片，每種資源都需要儀相應(yīng)的測(cè)試資源提供，ATE 測(cè)試板 Loadboard 的作用是連接測(cè)試系統(tǒng)內(nèi)板和待測(cè)芯片，而在量產(chǎn)測(cè)試中，ATE 測(cè)試板通常會(huì)配合篩選機(jī)使用。ATE 結(jié)構(gòu)如圖 3-1 所示，待測(cè)芯片置于測(cè)試板中間位置，上下兩排過(guò)孔與測(cè)試系簧針連接，引出電源、數(shù)字信號(hào)、模擬信號(hào)和射頻信號(hào)等測(cè)試資源[15]。

【參考文獻(xiàn)】：
期刊論文
[1]中國(guó)集成電路產(chǎn)業(yè)未來(lái)發(fā)展之路探析[J]. 劉紅梅,陳文苑.  當(dāng)代經(jīng)濟(jì). 2017(04)
[2]射頻電路PCB的設(shè)計(jì)技巧[J]. 陳麗飛.  電子設(shè)計(jì)工程. 2013(07)
[3]ATE系統(tǒng)中基于相關(guān)采樣定理的ADC測(cè)試方法和波形重建[J]. 田雨,黃俊,王海濤,肖鵬程.  電子測(cè)量技術(shù). 2009(12)
[4]我國(guó)集成電路測(cè)試技術(shù)現(xiàn)狀及發(fā)展策略[J]. 俞建峰,陳翔,楊雪瑛.  中國(guó)測(cè)試. 2009(03)
[5]ATE測(cè)試數(shù)據(jù)分析與轉(zhuǎn)換[J]. 韓應(yīng)升,楊世風(fēng).  國(guó)外電子測(cè)量技術(shù). 2008(11)
[6]射頻電路PCB設(shè)計(jì)[J]. 吳建輝,茅潔.  電子工藝技術(shù). 2003(01)
[7]阻抗匹配技術(shù)簡(jiǎn)介[J]. 劉中信.  四川通信技術(shù). 1997(03)

碩士論文
[1]IC分選設(shè)備測(cè)壓結(jié)構(gòu)關(guān)鍵技術(shù)研究[D]. 張樹(shù)盛.浙江大學(xué) 2016
[2]針對(duì)封裝半成品IC的條狀并行測(cè)試研究[D]. 唐昊.上海交通大學(xué) 2015
[3]基于ATE的射頻芯片測(cè)試技術(shù)研究[D]. 羅慶.華南理工大學(xué) 2013
[4]提高Pipeline-ADC分辨率與SFDR性能的內(nèi)部Dither技術(shù)研究[D]. 羅茂根.電子科技大學(xué) 2012
[5]基于Teradyne J750測(cè)試平臺(tái)的射頻芯片低成本測(cè)試方案開(kāi)發(fā)及實(shí)現(xiàn)[D]. 甘甜.復(fù)旦大學(xué) 2010
[6]2.4GHz收發(fā)系統(tǒng)射頻前端研究及關(guān)鍵模塊實(shí)現(xiàn)[D]. 付揚(yáng)東.重慶大學(xué) 2009
[7]針對(duì)混合信號(hào)測(cè)試的高效ATE測(cè)試解決方法的研究與實(shí)現(xiàn)[D]. 熊煒.上海交通大學(xué) 2008



本文編號(hào)：3266776