近年來,隨著云計(jì)算、視頻點(diǎn)播等大數(shù)據(jù)吞吐量應(yīng)用的興起,人們對(duì)數(shù)據(jù)傳輸速率的要求越來越高。如今,串行通信技術(shù)已逐漸代替?zhèn)鹘y(tǒng)的并行通信技術(shù)成為高速數(shù)據(jù)通信的主流通信技術(shù),但信道中存在的高頻衰減、串?dāng)_、回波損耗、噪聲等非理想因素將造成所傳輸?shù)母咚贁?shù)據(jù)流存在嚴(yán)重的的碼間干擾,從而嚴(yán)重影響數(shù)據(jù)傳輸?shù)馁|(zhì)量及最高速率。鑒于自適應(yīng)判決反饋均衡器可以處理因信道的非理想特性造成的碼間干擾,因而它成為人們的研究熱點(diǎn)。本設(shè)計(jì)對(duì)現(xiàn)有的判決反饋均衡器技術(shù)進(jìn)行廣泛調(diào)研和深入研究,采用標(biāo)準(zhǔn)0.18μm CMOS工藝設(shè)計(jì)了一種自適應(yīng)判決反饋均衡器。該均衡器主要包括半速率判決反饋均衡器電路和系數(shù)自適應(yīng)電路。為了達(dá)到較高的工作速率,半速率判決反饋均衡器各個(gè)模塊電路采用電流模邏輯設(shè)計(jì),主要包括電流模加法器、電流模D觸發(fā)器、電流模多路復(fù)用器電路;系數(shù)自適應(yīng)電路采用符號(hào)-符號(hào)最小均方算法來設(shè)計(jì),主要包括誤差檢測器、6-bit加減計(jì)數(shù)器、6位分段式電流舵數(shù)模轉(zhuǎn)換電路。后仿真結(jié)果表明:在所有工藝角下所設(shè)計(jì)的均衡器均能可靠地工作于6.25Gb/s數(shù)據(jù)速率下。其中,輸出數(shù)據(jù)眼圖抖動(dòng)小于6ps,擺幅最小400mV,最大擺幅700mV,水平... 

【文章來源】：南京郵電大學(xué)江蘇省

【文章頁數(shù)】：76 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景
    1.2 國內(nèi)外的研究現(xiàn)狀
    1.3 論文研究內(nèi)容與結(jié)構(gòu)安排
第二章 信道特性及碼間干擾
    2.1 概述
    2.2 信道特性
        2.2.1 高頻衰減
        2.2.2 串?dāng)_
        2.2.3 回波損耗
        2.2.4 噪聲
        2.2.5 碼間干擾
    2.3 通信系統(tǒng)的性能指標(biāo)
        2.3.1 眼圖
        2.3.2 誤碼率
        2.3.3 信噪比
        2.3.4 抖動(dòng)
    2.4 本章小結(jié)
第三章 均衡器的原理及自適應(yīng)算法
    3.1 均衡器的種類
    3.2 均衡器基本結(jié)構(gòu)
        3.2.1 線性均衡器
        3.2.2 反饋均衡器
        3.2.3 模擬均衡器
        3.2.4 發(fā)射端均衡器
    3.3 自適應(yīng)算法
        3.3.1 MMSE準(zhǔn)則
        3.3.2 LMS算法
        3.3.3 S-S LMS算法
    3.4 本章小結(jié)
第四章 數(shù)字自適應(yīng)判決反饋均衡器
    4.1 概述
    4.2 判決反饋均衡器電路
        4.2.1 電流模加法器
        4.2.2 電流模D觸發(fā)器
        4.2.3 緩沖電路
        4.2.4 電流模多路復(fù)用器
    4.3 系數(shù)自適應(yīng)模塊
        4.3.1 誤差檢測電路
        4.3.2 6-bit加減計(jì)數(shù)器
        4.3.3 6-bit分段式電流舵DAC
    4.4 數(shù)字自適應(yīng)判決反饋均衡器的前仿真
        4.4.1 輸出數(shù)據(jù)前仿真結(jié)果
        4.4.2 輸出電流前仿真結(jié)果
    4.5 本章小節(jié)
第五章 版圖的設(shè)計(jì)
    5.1 集成電路版圖設(shè)計(jì)的基本流程
    5.2 版圖設(shè)計(jì)及注意事項(xiàng)
        5.2.1 各個(gè)模塊的版圖設(shè)計(jì)
        5.2.2 電路的整體版圖
        5.2.3 輸出數(shù)據(jù)后仿真結(jié)果
    5.3 本章小節(jié)
第六章 總結(jié)與展望
    6.1 全文總結(jié)
    6.2 工作展望
參考文獻(xiàn)
附錄1 攻讀碩士學(xué)位期間申請(qǐng)的專利
附錄2 攻讀碩士學(xué)位期間參加的科研項(xiàng)目
致謝


【參考文獻(xiàn)】：
期刊論文
[1]10Gb/s自適應(yīng)均衡器設(shè)計(jì)[J]. 黃燦燦,劉輝華.  微電子學(xué)與計(jì)算機(jī). 2014(03)
[2]一種針對(duì)MCM互連的10 Gbit·s-1自適應(yīng)收發(fā)器[J]. 戈勇,莫巍,寧永成,王增福.  電子科技. 2013(08)
[3]A 10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner[J]. 高茁,楊宗仁,趙瑩,楊袆,張璐,黃令儀,胡偉武.  半導(dǎo)體學(xué)報(bào). 2009(04)

博士論文
[1]基于納米工藝的高速自適應(yīng)均衡技術(shù)的研究與實(shí)現(xiàn)[D]. 張明科.東南大學(xué) 2015

碩士論文
[1]0.18μm CMOS 6.25Gb/s模擬自適應(yīng)均衡器的研究與設(shè)計(jì)[D]. 趙宗良.南京郵電大學(xué) 2014
[2]0.18μm CMOS工藝射頻集成壓控振蕩器的研究與設(shè)計(jì)[D]. 劉亮.南京郵電大學(xué) 2012
[3]高速串行傳輸關(guān)鍵技術(shù)的研究與設(shè)計(jì)[D]. 王增福.西安電子科技大學(xué) 2012
[4]高速通信系統(tǒng)中的模擬均衡器研究[D]. 魯雪晴.西安電子科技大學(xué) 2007



本文編號(hào)：3266900