近年來,隨著云計算、視頻點播等大數(shù)據(jù)吞吐量應用的興起,人們對數(shù)據(jù)傳輸速率的要求越來越高。如今,串行通信技術已逐漸代替?zhèn)鹘y(tǒng)的并行通信技術成為高速數(shù)據(jù)通信的主流通信技術,但信道中存在的高頻衰減、串擾、回波損耗、噪聲等非理想因素將造成所傳輸?shù)母咚贁?shù)據(jù)流存在嚴重的的碼間干擾,從而嚴重影響數(shù)據(jù)傳輸?shù)馁|量及最高速率。鑒于自適應判決反饋均衡器可以處理因信道的非理想特性造成的碼間干擾,因而它成為人們的研究熱點。本設計對現(xiàn)有的判決反饋均衡器技術進行廣泛調研和深入研究,采用標準0.18μm CMOS工藝設計了一種自適應判決反饋均衡器。該均衡器主要包括半速率判決反饋均衡器電路和系數(shù)自適應電路。為了達到較高的工作速率,半速率判決反饋均衡器各個模塊電路采用電流模邏輯設計,主要包括電流模加法器、電流模D觸發(fā)器、電流模多路復用器電路;系數(shù)自適應電路采用符號-符號最小均方算法來設計,主要包括誤差檢測器、6-bit加減計數(shù)器、6位分段式電流舵數(shù)模轉換電路。后仿真結果表明:在所有工藝角下所設計的均衡器均能可靠地工作于6.25Gb/s數(shù)據(jù)速率下。其中,輸出數(shù)據(jù)眼圖抖動小于6ps,擺幅最小400mV,最大擺幅700mV,水平... 

【文章來源】：南京郵電大學江蘇省

【文章頁數(shù)】：76 頁

【學位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景
    1.2 國內外的研究現(xiàn)狀
    1.3 論文研究內容與結構安排
第二章 信道特性及碼間干擾
    2.1 概述
    2.2 信道特性
        2.2.1 高頻衰減
        2.2.2 串擾
        2.2.3 回波損耗
        2.2.4 噪聲
        2.2.5 碼間干擾
    2.3 通信系統(tǒng)的性能指標
        2.3.1 眼圖
        2.3.2 誤碼率
        2.3.3 信噪比
        2.3.4 抖動
    2.4 本章小結
第三章 均衡器的原理及自適應算法
    3.1 均衡器的種類
    3.2 均衡器基本結構
        3.2.1 線性均衡器
        3.2.2 反饋均衡器
        3.2.3 模擬均衡器
        3.2.4 發(fā)射端均衡器
    3.3 自適應算法
        3.3.1 MMSE準則
        3.3.2 LMS算法
        3.3.3 S-S LMS算法
    3.4 本章小結
第四章 數(shù)字自適應判決反饋均衡器
    4.1 概述
    4.2 判決反饋均衡器電路
        4.2.1 電流模加法器
        4.2.2 電流模D觸發(fā)器
        4.2.3 緩沖電路
        4.2.4 電流模多路復用器
    4.3 系數(shù)自適應模塊
        4.3.1 誤差檢測電路
        4.3.2 6-bit加減計數(shù)器
        4.3.3 6-bit分段式電流舵DAC
    4.4 數(shù)字自適應判決反饋均衡器的前仿真
        4.4.1 輸出數(shù)據(jù)前仿真結果
        4.4.2 輸出電流前仿真結果
    4.5 本章小節(jié)
第五章 版圖的設計
    5.1 集成電路版圖設計的基本流程
    5.2 版圖設計及注意事項
        5.2.1 各個模塊的版圖設計
        5.2.2 電路的整體版圖
        5.2.3 輸出數(shù)據(jù)后仿真結果
    5.3 本章小節(jié)
第六章 總結與展望
    6.1 全文總結
    6.2 工作展望
參考文獻
附錄1 攻讀碩士學位期間申請的專利
附錄2 攻讀碩士學位期間參加的科研項目
致謝


【參考文獻】：
期刊論文
[1]10Gb/s自適應均衡器設計[J]. 黃燦燦,劉輝華.  微電子學與計算機. 2014(03)
[2]一種針對MCM互連的10 Gbit·s-1自適應收發(fā)器[J]. 戈勇,莫巍,寧永成,王增福.  電子科技. 2013(08)
[3]A 10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner[J]. 高茁,楊宗仁,趙瑩,楊袆,張璐,黃令儀,胡偉武.  半導體學報. 2009(04)

博士論文
[1]基于納米工藝的高速自適應均衡技術的研究與實現(xiàn)[D]. 張明科.東南大學 2015

碩士論文
[1]0.18μm CMOS 6.25Gb/s模擬自適應均衡器的研究與設計[D]. 趙宗良.南京郵電大學 2014
[2]0.18μm CMOS工藝射頻集成壓控振蕩器的研究與設計[D]. 劉亮.南京郵電大學 2012
[3]高速串行傳輸關鍵技術的研究與設計[D]. 王增福.西安電子科技大學 2012
[4]高速通信系統(tǒng)中的模擬均衡器研究[D]. 魯雪晴.西安電子科技大學 2007



本文編號：3266900