時鐘毛刺注入是現(xiàn)實環(huán)境中有效且常用的故障注入方法。時鐘毛刺注入是通過在正常時鐘周期中引入一段毛刺時鐘,使得一個或多個觸發(fā)器接受錯誤狀態(tài)而修改指令、破壞數(shù)據(jù)或狀態(tài),最終使芯片內(nèi)的秘密信息隨著產(chǎn)生的錯誤操作而泄露。文中對時鐘故障的產(chǎn)生原因進行了分析,并描述了幾種主要的毛刺注入機制,包括相同頻率時鐘切換、不同頻率時鐘切換以及模糊時鐘注入。最后介紹了3種時鐘毛刺注入攻擊的最新實際運用和未來的發(fā)展方向。 

【文章來源】：計算機科學(xué). 2020,47(S2)北大核心CSCD

【文章頁數(shù)】：4 頁

【部分圖文】：

數(shù)字集成電路的邏輯和同步表示[9]

為了產(chǎn)生時鐘故障,攻擊者刻意使一個或多個觸發(fā)器接受錯誤的狀態(tài),從而導(dǎo)致指令修改、數(shù)據(jù)或狀態(tài)破壞等�？s短時鐘周期可能會違反式(1)中的狀態(tài),因此寄存器的輸入沒有足夠的時間被正確鎖存,從而導(dǎo)致錯誤的數(shù)據(jù)被鎖存。因此,精確控制時鐘周期至關(guān)重要,特別是在溫度和電源變化時。如圖2所示,在正常情況下,時鐘周期比最大延遲與設(shè)置時間之和長,并且能正確存儲中間狀態(tài)。但是,當發(fā)生毛刺并且生成的時鐘周期短于最大延遲和建立時間之和時,會發(fā)生建立時間違例。這將使得組合邏輯(r-in)的輸出在產(chǎn)生正確的輸出值之前被鎖存在寄存器(r-out)中。3 時鐘毛刺注入機制

Agoyan等[9]描述了在兩個正常時鐘周期間插入一個毛刺時鐘周期的方法。其中,clock為一個正常的時鐘周期,clock1相對系統(tǒng)時鐘延遲了Δt,而clock2相對信號1延遲了Δt。當觸發(fā)信號為高電平時,該方案將clock2的上升開始到clock1的下降沿結(jié)束組成一個毛刺時鐘周期的高電平,然后切換為clock,這樣就得到了一個帶有毛刺的故障時鐘。圖4中毛刺時鐘的第二個時鐘周期為注入的毛刺,由于在生成的時鐘毛刺上升沿之前一直為低電平,因此第一個時鐘周期和時鐘毛刺之間的部分可以看作延時,其對錯誤注入沒有影響。若正常時鐘信號的周期為T,那么時鐘毛刺的周期為T-2Δt。在該方案中,時鐘毛刺的精度δ與FPGA的鎖相環(huán)電路所能提供的延時的精度δt相關(guān),兩者之間的關(guān)系為δ=2δt。圖4 在正常時鐘周期間注入毛刺


本文編號：3118247