隨著半導(dǎo)體制造工藝不斷提升,單個(gè)芯片上可以集成的晶體管越來越多。為了芯片性能的繼續(xù)提升,設(shè)計(jì)者開始將越來越多的處理器核心和專用知識(shí)產(chǎn)權(quán)核集成到一塊芯片里。然而多核系統(tǒng)在帶來了性能提升的同時(shí),還引入了新的問題,其中就包括多個(gè)核心之間的數(shù)據(jù)傳輸問題和緩存一致性問題。在片上數(shù)據(jù)傳輸領(lǐng)域,傳統(tǒng)的單核芯片一般采用總線結(jié)構(gòu)。但總線難以支持多核芯片所需的大規(guī)模、高并行度、低延遲的數(shù)據(jù)傳輸,因此片上網(wǎng)絡(luò)應(yīng)運(yùn)而生。片上網(wǎng)絡(luò)主要由兩種模塊組成:網(wǎng)絡(luò)接口和路由器。一個(gè)網(wǎng)絡(luò)接口一般連接一個(gè)本地單元和一個(gè)路由器,負(fù)責(zé)在兩者之間進(jìn)行數(shù)據(jù)格式的轉(zhuǎn)換。而路由器除了連接網(wǎng)絡(luò)接口外,多個(gè)路由器還會(huì)彼此連接,從而實(shí)現(xiàn)核心間的數(shù)據(jù)傳輸。片上網(wǎng)絡(luò)的性能指標(biāo)主要包括傳輸延遲和最大吞吐率。另一方面,多核芯片還存在緩存一致性的問題。各個(gè)私有緩存對(duì)同一地址可能保存不同的數(shù)據(jù),引起訪存錯(cuò)誤,因此需要用緩存一致性協(xié)議對(duì)其進(jìn)行約束。一致性協(xié)議中,一個(gè)節(jié)點(diǎn)要向多個(gè)節(jié)點(diǎn)發(fā)送相同的內(nèi)容,因此對(duì)多核互聯(lián)有多播通信的需求。片上網(wǎng)絡(luò)若不對(duì)多播提供硬件支持,多播通信的傳輸延遲會(huì)大大增加,同時(shí)增加網(wǎng)絡(luò)的擁塞,降低網(wǎng)絡(luò)性能。通過硬件支持多播,片上網(wǎng)絡(luò)能避免重... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：69 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景與意義
    1.2 國內(nèi)外研究歷史與現(xiàn)狀
    1.3 本論文的創(chuàng)新和貢獻(xiàn)
    1.4 本論文的結(jié)構(gòu)安排
第二章 緩存一致性協(xié)議和高性能片上網(wǎng)絡(luò)
    2.1 高速緩存架構(gòu)
    2.2 多核緩存一致性
        2.2.1 多核緩存一致性的概念
        2.2.2 緩存一致性協(xié)議
        2.2.3 緩存一致性協(xié)議的多播需求
    2.3 片上網(wǎng)絡(luò)
        2.3.1 拓?fù)浣Y(jié)構(gòu)與路由算法
        2.3.2 片上網(wǎng)絡(luò)數(shù)據(jù)包格式
        2.3.3 經(jīng)典路由器微結(jié)構(gòu)
        2.3.4 高性能單周期路由器
    2.4 本章小結(jié)
第三章 多播片上網(wǎng)絡(luò)路由器無死鎖緩存單元
    3.1 多播數(shù)據(jù)包的復(fù)制策略
    3.2 數(shù)據(jù)包復(fù)制與死鎖分析
        3.2.1 環(huán)形死鎖分析
        3.2.2 復(fù)制機(jī)制與同步復(fù)制死鎖分析
    3.3 無死鎖緩存單元
        3.3.1 異步復(fù)制使用FIFO的難點(diǎn)
        3.3.2 無死鎖緩存單元結(jié)構(gòu)
        3.3.3 解決排頭阻塞
    3.4 本章小結(jié)
第四章 復(fù)制路由器電路設(shè)計(jì)與實(shí)現(xiàn)
    4.1 高性能復(fù)制路由器
        4.1.1 路由器總體架構(gòu)
        4.1.2 路由器子模塊互連
        4.1.3 路由器子模塊電路設(shè)計(jì)
            4.1.3.1 無死鎖緩存單元電路設(shè)計(jì)
            4.1.3.2 I2O控制器電路設(shè)計(jì)
            4.1.3.3 鏈路控制器電路設(shè)計(jì)
        4.1.4 高性能復(fù)制路由器死鎖分析
    4.2 低開銷復(fù)制路由器
        4.2.1 路由器結(jié)構(gòu)
        4.2.2 輸入通道電路設(shè)計(jì)
    4.3 電路綜合結(jié)果
    4.4 本章小結(jié)
第五章 實(shí)驗(yàn)及結(jié)果分析
    5.1 仿真設(shè)置
    5.2 仿真平臺(tái)
    5.3 仿真結(jié)果及分析
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號(hào)：3117654