發(fā)布時間：2021-04-03 21:14

　　科技的進(jìn)步推動通信和信號處理朝向數(shù)字化的趨勢發(fā)展,模數(shù)轉(zhuǎn)換器（ADC）作為模擬和數(shù)字信號相互連接的接口,依然具有很高的研究價值。其中S i g ma-D e l t a AD C憑借著其精度高、集成容易和噪聲低等諸多優(yōu)點,在數(shù)字通信和信號偵測領(lǐng)域發(fā)揮著巨大的作用。Sigma-Delta ADC包含調(diào)制器與抽取濾波器兩部分電路,而數(shù)字抽取濾波器對芯片面積起著決定性的作用,并且濾波器的輸出端口與后級數(shù)字處理系統(tǒng)直接相連,優(yōu)化抽取濾波器與數(shù)字接口電路設(shè)計有助于提升數(shù)據(jù)采集與信號處理系統(tǒng)的性能。本文旨在設(shè)計一個抽取速率可配置的高精度Sigma-Delta A/D轉(zhuǎn)換器,并且豐富數(shù)字接口功能,通過調(diào)節(jié)數(shù)據(jù)的輸出速率提高有效位數(shù)。其中調(diào)制器采用四階前饋結(jié)構(gòu),一位量化器,過采樣率設(shè)置為128,采樣時鐘頻率為2048KHz。首先分析調(diào)制器的工作原理以及影響調(diào)制器性能的非理想因素,然后利用Matlab/Simulink對調(diào)制器進(jìn)行系統(tǒng)級建模,最后在Cadence平臺完成積分器、兩相不交疊時鐘電路和一位量化器等子模塊的設(shè)計。抽取速率可變的濾波器采用三級子濾波器級聯(lián)結(jié)構(gòu),依次為CIC濾波器、補(bǔ)償（Compe... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：81 頁

【學(xué)位級別】：碩士

【部分圖文】：

AD1556芯片結(jié)構(gòu)圖與PSD仿真圖形

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文2011 年 TI 公司推出了一款低功耗的、16 位 ADC 芯片 ADS1192[7]，其Sigma-Delta調(diào)制器為二階，濾波器為三階 SINC。內(nèi)部包含的增益放大器和數(shù)字取濾波器均是可編程模塊，可根據(jù)實際需要的精度來調(diào)整電路。該芯片最大工時鐘為 512KHz，數(shù)據(jù)輸出速率為 500Hz 和 8KHz 時的信噪比為分別為 76dB 92dB，在 3V 供電條件下，功耗為 1.3mW。芯片的雙通道獨立工作互不干擾，芯片可用于醫(yī)療器械設(shè)備中監(jiān)測生理信號，其芯片結(jié)構(gòu)如圖 1-2 所示。

圖 1-2 Sigma-DeltaADCADS1192 芯片結(jié)構(gòu)圖2013 年 ADI 公司推出了高精度、多通道 ADC 芯片 ADS7176-2[8]。電路圖如下 1-3 所示。該芯片提供三種主要的數(shù)字濾波器�？焖俳� sinc5 + sinc1 濾波器使道掃描速率達(dá)到最大。sinc3 濾波器使單通道、低速應(yīng)用的分辨率達(dá)到最高。對 50 Hz 和 60 Hz 環(huán)境，噪聲抑制達(dá)到 85dB。AD7176-2 特定濾波器將建立時間降最低，通道掃描數(shù)據(jù)率為 50Ksps/通道，快速建立時間為 20us。

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的高速FIR數(shù)字濾波器設(shè)計的改進(jìn)方法[J]. 趙岸,顏毅華,陳林杰,劉東浩,王威,陳志軍.  天文研究與技術(shù). 2015(01)
[2]一種0.13μm-200MHz高速連續(xù)時間Sigma-Delta調(diào)制器設(shè)計[J]. 李亮,陳珍海.  微電子學(xué)與計算機(jī). 2013(01)
[3]寬帶CIC抽取濾波器的一種改進(jìn)方法[J]. 姚遠(yuǎn)程,蔡曉麗,李湘魯,黃嵩.  電子科技大學(xué)學(xué)報. 2012(02)

博士論文
[1]高性能音頻Delta-Sigma數(shù)據(jù)轉(zhuǎn)換器的設(shè)計與優(yōu)化技術(shù)研究[D]. 趙津晨.浙江大學(xué) 2013

碩士論文
[1]高精度Sigma-Delta A/D轉(zhuǎn)換器的設(shè)計與研究[D]. 徐子軒.北京交通大學(xué) 2018
[2]磁阻磁強(qiáng)計中數(shù)字補(bǔ)償濾波器的設(shè)計[D]. 劉子威.哈爾濱工業(yè)大學(xué) 2017
[3]數(shù)字陀螺Sigma-Delta調(diào)制器的設(shè)計[D]. 閆冬.哈爾濱工業(yè)大學(xué) 2016
[4]多位量化Sigma-Delta模數(shù)轉(zhuǎn)換器的設(shè)計[D]. 賀沖.哈爾濱工業(yè)大學(xué) 2015
[5]基于Verilog HDL的SPI協(xié)議可復(fù)用IP軟核的設(shè)計與驗證[D]. 李利利.蘭州大學(xué) 2015
[6]20位音頻Sigma Delta ADC的設(shè)計[D]. 王海冬.東南大學(xué) 2015



本文編號：3117096