在全球功率半導(dǎo)體市場日新月異的今天,VDMOS始終是功率器件最主要的產(chǎn)品類別之一。對于高壓VDMOS,良好的終端結(jié)構(gòu)是實(shí)現(xiàn)高耐壓的保障。耐壓越高,所需的終端區(qū)面積也越大,造成器件成本的上升。橫向變摻雜（Variation Lateral Doping,VLD）終端具有面積小,耐壓高的特點(diǎn),相比常見的場限環(huán)結(jié)構(gòu),有更高的芯片利用率,是常用于高壓VDMOS的終端結(jié)構(gòu)之一。但是文獻(xiàn)中對于VLD終端設(shè)計(jì)方法的研究非常少�；诖�,本文對VLD終端進(jìn)行優(yōu)化和設(shè)計(jì)研究,提出了針對高壓VDMOS VLD終端設(shè)計(jì)的普適方法,并取得良好的效果。文章的主要內(nèi)容如下:1、通過理論分析和公式推導(dǎo),首次提出了兩種VLD終端雜質(zhì)濃度分布的優(yōu)化模型,并給出了兩種優(yōu)化模型的掩膜版具體設(shè)計(jì)方法。通過仿真驗(yàn)證了利用兩種優(yōu)化方法設(shè)計(jì)出的VLD終端和現(xiàn)有方法相比均可達(dá)到更好的耐壓效果。同時(shí)考慮到版圖設(shè)計(jì)中終端倒角區(qū)的曲率效應(yīng)可能對耐壓帶來的影響,對VLD終端在終端倒角處的版圖設(shè)計(jì)提出了改進(jìn)方法。分別從終端結(jié)構(gòu)和版圖上為VLD終端的設(shè)計(jì)和研究提供了理論指導(dǎo)。2、通過Tsuprem4/MEDICI仿真軟件和L-Edit版圖軟件設(shè)計(jì)... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【部分圖文】：

卷軸型場板示意圖[26]

不同δ下掩膜版注入窗口寬

電子科技大學(xué)碩士學(xué)位論文28著δ的減小，BV先增大后減校當(dāng)δ=0.4時(shí)，為常規(guī)線性分布方法設(shè)計(jì)出的VLD終端，此時(shí)終端耐壓為636V；當(dāng)δ=0.25時(shí)，VLD終端耐壓達(dá)到最大值為671V，優(yōu)化后線性分布的擊穿電壓相比于常規(guī)線性分布提高了35V，可以達(dá)到平行平面結(jié)理想耐壓的98%。表3-3800V線性分布VLD終端不同δ下注入窗口寬度變化值窗口編號n注入窗口δ寬度(μm)1234567891011120.4154.594.183.773.462.962.542.131.721.310.90.490.3554.654.33.953.63.252.92.552.21.851.51.150.2554.754.54.2543.753.53.2532.752.52.250.1554.854.74.554.44.254.13.953.83.653.53.350.0554.954.94.854.84.754.74.654.64.554.54.45(a)(b)圖3-3不同δ下掩膜版注入窗口寬度變化趨勢。(a)600V；(b)800V圖3-4600VVLD終端BV與遞減量δ關(guān)系圖

【參考文獻(xiàn)】：
期刊論文
[1]一款900V VDMOS的VLD終端結(jié)構(gòu)設(shè)計(jì)[J]. 吳克滂,馮全源,高曉蓉.  電子元件與材料. 2015(02)
[2]一款600V VDMOS終端結(jié)構(gòu)的設(shè)計(jì)[J]. 胡玉松,馮全源,陳曉培.  微電子學(xué)與計(jì)算機(jī). 2014(06)
[3]功率VDMOS器件的研究與發(fā)展[J]. 楊法明,楊發(fā)順,張鍺源,李緒誠,張榮芬,鄧朝勇.  微納電子技術(shù). 2011(10)
[4]溝槽負(fù)斜角終端結(jié)構(gòu)的耐壓機(jī)理與擊穿特性分析[J]. 王彩琳,于凱.  固體電子學(xué)研究與進(jìn)展. 2011(04)
[5]硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展[J]. 張彥飛,吳郁,游雪蘭,亢寶位.  電子器件. 2009(03)
[6]IGBT技術(shù)發(fā)展綜述[J]. 葉立劍,鄒勉,楊小慧.  半導(dǎo)體技術(shù). 2008(11)
[7]超結(jié)理論的產(chǎn)生與發(fā)展及其對高壓MOSFET器件設(shè)計(jì)的影響[J]. 田波,程序,亢寶位.  中國集成電路. 2008(08)
[8]Trench MOSFET的研究與進(jìn)展[J]. 蘇延芬,劉英坤.  半導(dǎo)體技術(shù). 2007(04)
[9]多場限環(huán)的優(yōu)化設(shè)計(jì)方法[J]. 張雯,張俊松.  微處理機(jī). 2006(01)
[10]超結(jié)理論的產(chǎn)生與發(fā)展[J]. 田波,程序,亢寶位.  微電子學(xué). 2006(01)

碩士論文
[1]600V高雪崩耐量平面柵VDMOS器件優(yōu)化設(shè)計(jì)[D]. 程詩康.電子科技大學(xué) 2017
[2]一種具有VLD終端結(jié)構(gòu)的600V VDMOS設(shè)計(jì)[D]. 許高潮.電子科技大學(xué) 2015



本文編號：3096303