為了不斷提高芯片的集成度,CMOS器件的特征尺寸在不斷地減小。CMOS器件特征尺寸的持續(xù)性減小導(dǎo)致了一些不可避免的問題,如高漏電流和高功耗。為了解決這些問題,納米技術(shù)可能是一個很好的選擇。在新型納米器件中,量子元胞自動機（Quantum-dot Cellular Automata,QCA）因具有較高的集成度、較快的運算速度且能夠在室溫下穩(wěn)定工作而更有可能取代傳統(tǒng)CMOS器件。自提出至今,QCA取得了快速的發(fā)展。為了能夠設(shè)計出高效且穩(wěn)定的電路,本文總結(jié)了QCA電路的設(shè)計原則,從最基本的元器件入手分析設(shè)計方法,以便搭建任何形式的電路。本文還分析了較為完備的電路評估方法,可以較為客觀地評估QCA電路性能的優(yōu)劣。同時簡單地分析了電路的設(shè)計方法。這些都是量子元胞自動機電路設(shè)計的基礎(chǔ)。加法器是數(shù)字電路計算的核心,因此性能優(yōu)良的加法器在整個QCA電路中占據(jù)重要的地位。本文總結(jié)了目前已提出的三種全加器架構(gòu)（即R Zhang FA,MR Azghadi FA和V Pudi FA）,通過概率轉(zhuǎn)移矩陣分析找出其中最穩(wěn)定的架構(gòu),進一步地,利用這三種全加器分別構(gòu)建串行加法器,并從復(fù)雜度、不可逆功耗、成本等方面進... 

【文章來源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【部分圖文】：

不同溫度下的雙穩(wěn)態(tài)響應(yīng)曲線

每個時鐘區(qū)域分配一個元胞Fig3.1Onecellineachclockzone

電路圖如圖 3.2(a)所示。由圖3.2(b)的仿真結(jié)果可知，F(xiàn)1、F2 和 F3 的輸出結(jié)果是正確的。這說明每個時鐘區(qū)域只分配一個元胞的話，信號極不穩(wěn)定，因此，一個時鐘區(qū)域內(nèi)至少要有兩個元胞。3.1.2 一個時鐘區(qū)域內(nèi)的最大元胞數(shù)為了能夠獲得穩(wěn)定的計算，必須保證 QCA 傳輸線處于基態(tài)，要求扭結(jié)能 Ek必須要大于 kBT[28]。為了避免元胞處于激發(fā)態(tài)，一個時鐘區(qū)域內(nèi)的元胞數(shù)應(yīng)該滿足公式(3.1)。kBEk TN e(3.1)其中 N 指的是一個時鐘區(qū)域內(nèi)的最大元胞數(shù)，kB表示的是玻爾茲曼常數(shù)，T 代表工作溫度。一個時鐘區(qū)域內(nèi)的元胞數(shù)也不能過多


本文編號：3096177