針對多晶硅發(fā)射極晶體管實(shí)際工藝中出現(xiàn)的電流增益異常波動問題,首先從原理上進(jìn)行了分析,其次通過與正常批次PCM數(shù)據(jù)進(jìn)行對比,發(fā)現(xiàn)基極電流I_b存在一個量級的差異。設(shè)計(jì)了較為完整的DOE工藝試驗(yàn),進(jìn)行了對比和驗(yàn)證。結(jié)果表明,多晶硅/硅界面氧化層厚度一致性差、波動大是電流增益異常波動的主要原因。該研究結(jié)果為解決類似問題提供了有價(jià)值的參考。 

【文章來源】：微電子學(xué). 2020,50(04)北大核心

【文章頁數(shù)】：4 頁

【部分圖文】：

VPNP管PET的β異常偏高批次PCM數(shù)據(jù)

以NPN型PET為例,PET的工藝流程為:有源區(qū)曝光/刻蝕→多晶硅層1淀積→集電極N+區(qū)曝光/注入→多晶硅層1曝光/刻蝕→TEOS淀積→曝光/刻蝕氧化物+多晶硅層1→基區(qū)曝光/注入→Si3N4淀積→多晶硅層2淀積→SPA干法刻蝕→干法刻蝕Si3N4→濕法刻蝕多晶硅層2→多晶硅層3淀積→發(fā)射區(qū)曝光/注入→曝光/刻蝕多晶硅層3→接觸孔曝光/刻蝕→快速退火→金屬濺射→曝光/刻蝕金屬層。制作完成后的NPN管PET的剖面如圖1所示[1]。PET具有非常高的發(fā)射效率,電流增益(HFE),即β值,高于一般雙極晶體管(BJT)。

圖2所示為隧道發(fā)射區(qū)的能帶圖[2]。從圖2可以看出,由于多晶硅/單晶硅界面氧化層(等效為絕緣層)的存在,PET發(fā)射區(qū)的禁帶寬度遠(yuǎn)大于硅,對電子和空穴而言都形成一個勢壘。這個勢壘遠(yuǎn)高于幾個kT,即在室溫下熱電子發(fā)射電流可以忽略不計(jì),因此,多晶硅和單晶硅能帶在氧化層界面處向下彎曲,界面勢壘近似成一個方形勢壘�；谏鲜鼋Y(jié)構(gòu),電子、隧道電流分別表示為[3]:

【參考文獻(xiàn)】：
期刊論文
[1]多晶硅發(fā)射極晶體管界面氧化層生成的研究[J]. 范建超.  微電子技術(shù). 1998(01)



本文編號：3055860