隨著集成電路產(chǎn)業(yè)的迅速發(fā)展,使得集成電路所要承載的數(shù)據(jù)越發(fā)龐大,從而集成于芯片上的知識產(chǎn)權(quán)核也變得越來越多,但芯片卻趨向于微小化、智能化發(fā)展,這就要求增強芯片各方面的性能,芯片的復(fù)雜化意味著芯片性能測試時遇到的故障也更加復(fù)雜。目前有幾個方面的問題亟待解決:減少測試時間,降低測試耗能,減少測試數(shù)據(jù)量等。測試數(shù)據(jù)壓縮技術(shù)是目前最常用的方法之一。本論文介紹了數(shù)據(jù)壓縮技術(shù)的研究背景及現(xiàn)狀,系統(tǒng)芯片(System on Chip,SOC)的相關(guān)知識及面臨的挑戰(zhàn),綜述了幾種常見的數(shù)據(jù)壓縮方法,并分別對這些方法做了對比與改進措施。就自動測試設(shè)備ATE(Automat Test Equip)而言,傳統(tǒng)的編碼方法主要是通過對測試數(shù)據(jù)中連續(xù)1游程和連續(xù)0游程進行編碼,對于它的分析發(fā)現(xiàn)和測試集中不僅存在連續(xù)的0游程和連續(xù)的1游程,還存在著大量的交替10游程和交替01游程,傳統(tǒng)的編碼方法對這種交替游程的編碼時,代碼字的長度與原始長度相比并沒有優(yōu)勢,甚至比原始長度還要長,這樣就達不到數(shù)據(jù)壓縮的效果。在此提出一種基于相鄰位邏輯運算的相對游程長度的編碼方案,使用相鄰位邏輯運算通過在總數(shù)據(jù)不變的情況下減少測試數(shù)據(jù)的游... 

【文章來源】：安慶師范大學(xué)安徽省

【文章頁數(shù)】：47 頁

【學(xué)位級別】：碩士

【部分圖文】：

BOST的一般結(jié)構(gòu)

Huffman編碼實例

對3個最高出現(xiàn)頻率的數(shù)據(jù)塊的Huffman樹

【參考文獻】：
期刊論文
[1]A Nonlinear Observer Approach of SOC Estimation Based on Hysteresis Model for Lithium-ion Battery[J]. Yan Ma,Bingsi Li,Guangyuan Li,Jixing Zhang,Hong Chen.  IEEE/CAA Journal of Automatica Sinica. 2017(02)
[2]一種用于測試數(shù)據(jù)壓縮的自適應(yīng)EFDR編碼方法[J]. 鄺繼順,周穎波,蔡爍.  電子與信息學(xué)報. 2015(10)
[3]高頻電子管功率放大器的建模與仿真[J]. 李竹影,曹文康,劉冶,趙亞.  海軍工程大學(xué)學(xué)報. 2015(05)
[4]基于邏輯運算的折半劃分測試數(shù)據(jù)壓縮方法[J]. 吳瓊,黃麗.  系統(tǒng)仿真學(xué)報. 2015(06)
[5]集成電路產(chǎn)業(yè)形態(tài)的演變和發(fā)展機遇[J]. 雷瑾亮,張劍,馬曉輝.  中國科技論壇. 2013(07)
[6]利用少數(shù)相關(guān)位的SoC測試數(shù)據(jù)壓縮方法[J]. 歐陽一鳴,黃貴林,梁華國,謝濤,黃正峰.  電子測量與儀器學(xué)報. 2013(01)
[7]并行折疊計數(shù)器的BIST方案[J]. 梁華國,李鑫,陳田,王偉,易茂祥.  電子學(xué)報. 2012(05)
[8]一種相對游程長度編碼方案[J]. 韓建華,詹文法,查懷志.  計算機科學(xué). 2012(05)
[9]基于位跳變相容的多掃描鏈壓縮方法[J]. 歐陽一鳴,劉軍,梁華國,黃喜娥.  電子測量與儀器學(xué)報. 2011(07)
[10]一種混合定變長虛擬塊游程編碼的測試數(shù)據(jù)壓縮方案[J]. 詹文法,梁華國,時峰,黃正峰.  電子學(xué)報. 2009(08)

博士論文
[1]SoC可測性設(shè)計中低成本與低功耗測試技術(shù)研究[D]. 吳鐵彬.國防科學(xué)技術(shù)大學(xué) 2015
[2]數(shù)字集成電路自動測試生成算法研究[D]. 黃越.江南大學(xué) 2012
[3]數(shù)字集成電路測試方法研究[D]. 劉煜坤.哈爾濱理工大學(xué) 2009

碩士論文
[1]數(shù)據(jù)采集系統(tǒng)的內(nèi)建自測試技術(shù)研究[D]. 吳震霖.中北大學(xué) 2015
[2]數(shù)字集成電路測試生成算法研究[D]. 趙瑩.哈爾濱理工大學(xué) 2005



本文編號：2901354