頻率源作為電子通信系統(tǒng)的心臟,隨著現(xiàn)代微波系統(tǒng)的不斷發(fā)展,對其提出了越來越高的要求。如今的頻率源不僅對頻率分辨率,雜散和相位噪聲提出了高要求,還要求頻率源能夠?qū)崿F(xiàn)捷變頻輸出,并能對輸出功率的進(jìn)行調(diào)控。因此,對這樣一款綜合性能優(yōu)越的捷變頻源的研究刻不容緩。本文研究的主要內(nèi)容是基于FPGA的一種低相噪DDS捷變頻源的控制和實現(xiàn)。單一的頻率合成方式很難實現(xiàn)一款綜合性能強(qiáng)的頻率源。為了實現(xiàn)一款頻率源,滿足輸出信號分辨率高,在保證低相位噪聲,低雜散抑制的前提下實現(xiàn)快速跳頻,且能夠?qū)敵龉β蔬M(jìn)行大動態(tài)范圍的調(diào)控。最終確定了“PLL+DDS+ALC”的方案。本課題主要分為三個部分來進(jìn)行設(shè)計實現(xiàn):1)參考源模塊方案設(shè)計、器件選型、電路原理圖和版圖設(shè)計以及電路實現(xiàn)后的調(diào)試工作,主要實現(xiàn)功能輸出低相噪、低雜散的點頻信號。為了滿足指標(biāo)要求,采用PLL鎖相環(huán)技術(shù),以100MHz恒溫晶振作為環(huán)路參考信號,利用模擬取樣鑒相器對環(huán)內(nèi)振蕩器CRO進(jìn)行調(diào)諧鎖相;最終實現(xiàn)了輸出點頻為3.5GHz,相位噪聲-110dBc/Hz@1KHz,-120dBc/Hz@10KHz,雜散抑制70dBc的點頻源模塊。2)DDS模塊方案設(shè)計、器件選型、電路原理圖和版圖設(shè)計以及電路實現(xiàn)后的調(diào)試工作,利用FPGA控制高性能DDS芯片AD9914來實現(xiàn)頻點控制和頻率捷變。利用兩級低通濾波器抑制鏡像頻率。主要實現(xiàn)輸出10MHz~1.4GHz的高分辨率信號;最快頻率切換時間可達(dá)70ns,頻率步進(jìn)為1KHz,輸出功率5±2dBm。3)ALC模塊方案設(shè)計、器件選型、電路原理圖和版圖設(shè)計以及電路實現(xiàn)后的調(diào)試工作,主要實現(xiàn)輸出信號的功率控制。利用檢波電路將功率信息反饋至FPGA,在FPGA內(nèi)進(jìn)行對比計算后,對增益控制器件進(jìn)行控制,以準(zhǔn)確控制輸出功率。最終輸出功率范圍-45dBm~+15dBm,高達(dá)60dB動態(tài)范圍。通過對該捷變頻信號源的測試,實現(xiàn)了輸出頻率范圍10MHz~1.4GHz,輸出功率范圍-45dBm~+15dBm,動態(tài)范圍60dB。相位噪聲-110dBc/Hz@1KHz,雜散抑制-60dBc,跳頻時間在70ns,實現(xiàn)了高頻率分辨率,低相噪,低雜散,功率可控的捷變頻信號源的研究與設(shè)計。
【學(xué)位單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TN791;TN773
【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 頻率合成技術(shù)概述
        1.1.1 頻率合成技術(shù)分類
        1.1.2 國內(nèi)外發(fā)展及現(xiàn)狀
    1.2 片上可編程系統(tǒng)在微波信號源系統(tǒng)中的應(yīng)用概述
    1.3 微波功率控制技術(shù)概述
    1.4 本文主要工作及章節(jié)安排
第二章 頻率合成及其控制技術(shù)的理論基礎(chǔ)
    2.1 頻率合成技術(shù)基本原理
        2.1.1 直接頻率合成技術(shù)
        2.1.2 間接頻率合成技術(shù)
        2.1.3 直接數(shù)字頻率合成技術(shù)基本原理
        2.1.4 頻率合成方案介紹
    2.2 捷變頻技術(shù)主要技術(shù)指標(biāo)
        2.2.1 雜散
        2.2.2 相位噪聲
        2.2.3 頻率切換時間
        2.2.4 功率平坦度
    2.3 微波電平控制技術(shù)基本原理
        2.3.1 直接功率電平控制電路
        2.3.2 ALC電路結(jié)構(gòu)
        2.3.3 ALC電路中的關(guān)鍵器件
    2.4 片上可編程技術(shù)介紹
        2.4.1 可編程邏輯器件
        2.4.2 FPGA設(shè)計方法
    2.5 本章小結(jié)
第三章 捷變頻源的方案設(shè)計
    3.1 捷變頻源預(yù)期指標(biāo)
    3.2 頻率源總體方案設(shè)計
    3.3 PLL參考源模塊設(shè)計
        3.3.1 器件選型
        3.3.2 電路設(shè)計
    3.4 DDS模塊設(shè)計
        3.4.1 DDS模塊電路設(shè)計
            3.4.1.1 關(guān)鍵器件選型和介紹
            3.3.1.2 原理圖設(shè)計和版圖規(guī)劃
        3.4.2 DDS模塊控制方案
            3.4.2.1 可編程調(diào)制模式下頻率捷變的實現(xiàn)
            3.4.2.2 線性掃頻和隨機(jī)掃頻的實現(xiàn)
    3.5 ALC功率控制模塊
        3.5.1 器件選型
        3.5.2 電路設(shè)計
        3.5.3 控制部分
    3.6 FPGA電路控制模塊
    3.7 電源系統(tǒng)
    3.8 本章小結(jié)
第四章 捷變頻源系統(tǒng)的實現(xiàn)和調(diào)試
    4.1 基于FPGA的捷變頻源的制作
    4.2 PLL參考源模塊測試與分析
    4.3 DDS模塊測試與分析
    4.4 ALC功率控制模塊測試及分析
    4.5 問題總結(jié)
    4.6 本章小結(jié)
第五章 總結(jié)與展望
    5.1 論文總結(jié)
    5.2 后期展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 潘銳捷;陳彪;劉西安;;可編程邏輯器件的歷程與發(fā)展[J];電子與封裝;2008年08期

2 張濤;陳亮;;現(xiàn)代DDS的研究進(jìn)展與概述[J];電子科技;2008年03期

3 王慶生;陸棟材;;頻率合成技術(shù)綜述[J];通信對抗;2005年02期

4 高樹廷,劉洪升;頻率源綜述[J];火控雷達(dá)技術(shù);2004年01期

5 惲小華;現(xiàn)代頻率合成技術(shù)綜述[J];電子學(xué)報;1995年10期

6 王志田;頻率源的短期頻率穩(wěn)定度及相位噪聲測量[J];宇航計測技術(shù);1995年03期

相關(guān)博士學(xué)位論文 前1條

1 楊遠(yuǎn)望;高性能頻率合成技術(shù)研究與應(yīng)用[D];電子科技大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 于飛;寬帶可控頻率源研究與設(shè)計[D];電子科技大學(xué);2018年

2 劉元昆;一種低相噪頻率源的研究與設(shè)計[D];電子科技大學(xué);2018年

3 王韌;基于DDS的高性能雷達(dá)信號發(fā)生器的設(shè)計和實現(xiàn)[D];西安電子科技大學(xué);2017年

4 何偉鍵;超寬帶捷變頻頻率源的研究與實現(xiàn)[D];西安電子科技大學(xué);2017年

5 卓康;基于DDS的復(fù)雜雷達(dá)信號發(fā)生器設(shè)計[D];電子科技大學(xué);2017年

6 柴曉榮;基于PLL+DDS的環(huán)外混頻混合頻率綜合器設(shè)計[D];內(nèi)蒙古大學(xué);2017年

7 馬明凱;Ka波段頻綜技術(shù)研究[D];電子科技大學(xué);2017年

8 張蕭;微波DDS頻率源技術(shù)研究[D];電子科技大學(xué);2013年

9 王炳基;微波超寬帶功率電平控制技術(shù)研究[D];電子科技大學(xué);2012年

10 何銳;基于FPGA的微波超寬帶頻率源控制技術(shù)的研究[D];電子科技大學(xué);2009年

本文編號：2832647