用于時間交織ADC的高速高精度參考電壓緩沖器電路設(shè)計

發(fā)布時間：2020-09-19 08:08

　　在模擬電路設(shè)計中常需要穩(wěn)定的參考電壓,參考電壓模塊廣泛應用于數(shù)�；旌想娐分�。隨著半導體工藝的提升,數(shù)字電路速度越來越快,在高速的數(shù)模轉(zhuǎn)換系統(tǒng)中,不僅要求參考電壓具有高精度,同時需要高速的瞬態(tài)響應能力。傳統(tǒng)參考電壓電路采用閉環(huán)的線性穩(wěn)壓器結(jié)構(gòu),利用環(huán)路帶寬和穩(wěn)壓電容保證輸出電壓的穩(wěn)定,但是隨著信號采樣速率的加快,傳統(tǒng)的環(huán)路帶寬難以滿足響應速度要求,同時封裝寄生電感等因素對響應速度的影響也愈加嚴重。本文基于高精度基準電壓和高速模數(shù)轉(zhuǎn)換器的理論分析,設(shè)計了一款用于高速時間交織ADC的高速高精度參考電壓緩沖器電路,將前級高精度基準源和后級開環(huán)的buffer輸出級結(jié)構(gòu)相結(jié)合,在4GS/s采樣速率下的實現(xiàn)了一種性能優(yōu)秀的高速高精度參考電壓緩沖器電路。首先,分析了帶隙基準源的工作原理,提出對帶隙基準的指標要求,并設(shè)計出一種帶有溫度補償?shù)膸痘鶞孰娐?能夠在-40℃到125℃溫度變化范圍內(nèi)具有較低的溫度系數(shù),為參考電壓緩沖器電路提供高精度的基準輸入電壓和基準輸入電流。其次,由于本次研究設(shè)計的參考電壓緩沖器為高速TIADC提供參考電平,其對負載響應的過程比較復雜。本論文對參考電壓緩沖器在負載通道ADC在每次量化開關(guān)切換過程進行了仔細分析,根據(jù)分析結(jié)果提出了一種較為明晰的設(shè)計方法。本文結(jié)合實際應用情況,采用了一種新型的緩沖器輸出結(jié)構(gòu),相比較于傳統(tǒng)的一些結(jié)構(gòu),較好的兼顧了功耗、速度和精度。整體的參考電壓緩沖器采用主從式結(jié)構(gòu),建模仿真得到由各支路參考電壓的偏差帶來的增益失配會對多通道交織性能的影響程度,通過合理設(shè)計輸出級管子尺寸,同時仿真得到最優(yōu)化的通道間濾除回踢噪聲的CRC網(wǎng)絡(luò)來降低參考電壓緩沖器對整體TIADC性能的影響。最后,利用Cadence設(shè)計平臺、Spice仿真工具以及Laker版圖設(shè)計工具等,在40nm CMOS工藝下,完成電路的后仿真。仿真結(jié)果表明,前級帶隙基準源的低頻PSRR為80dB,溫度系數(shù)為18ppm/℃,輸出噪聲為115.36μV。在輸入信號頻率為1.5GHz,采樣頻率為4GHz時,整體參考電壓緩沖器電路帶上負載多通道時間交織ADC仿真得到其SFDR為82.36dB,SNDR為71.86dB,有效位數(shù)ENOB為11.64位。
【學位單位】：電子科技大學
【學位級別】：碩士
【學位年份】：2019
【中圖分類】：TN792;TN432
【部分圖文】：