【摘要】：隨著嵌入式處理技術(shù)的飛速發(fā)展,高性能的嵌入式系統(tǒng)互連必將面臨著巨大的挑戰(zhàn)。RapidIO互連架構(gòu)是目前世界上第一個且唯一的嵌入式系統(tǒng)互連國際標準(ISO/IEC18372),能夠滿足嵌入式設備的廣泛應用與基本需求。從RapidIO展現(xiàn)的優(yōu)越性,以及國內(nèi)外發(fā)展現(xiàn)狀的差距可以看出,RapidIO互連技術(shù)在國內(nèi)無論在應用還是開發(fā)方面都處于起步階段。因此,嘗試開發(fā)RapidIO IP核就顯得尤為重要。 RapidIO是基于包交換的互連技術(shù),器件之間通過點對點的全雙工通信機制,可以解決總線技術(shù)帶寬帶來的瓶頸。串行RapidIO2.1協(xié)議主要分為邏輯層、傳輸層和物理層。通過對物理層的仔細分析研究,將物理層中的數(shù)字控制電路分為流量控制層、串行協(xié)議層和物理編碼子層,詳細闡述了每個子層的工作原理和模塊設計思路。運用Verilog硬件描述語言對數(shù)字控制電路內(nèi)部的子模塊分別進行建模設計,構(gòu)建其RTL級電路。為了使設計的物理層IP核具有可測性,構(gòu)建的內(nèi)建自測試電路很好的滿足了這一要求。提出的改進流水線法的8b/10b編解碼相比于傳統(tǒng)的查找表法,功耗和面積都有很大的改善；針對5GHz PLL鎖相環(huán)提出的二進制自動頻率搜索算法也較大的縮短了鎖定時間,仿真結(jié)果為22.51xs。這些關(guān)鍵電路結(jié)構(gòu)的提出,都有助于改善系統(tǒng)的性能。 在VCS軟件仿真平臺下,對串行物理層IP核中的數(shù)字控制電路完成了從模塊級、環(huán)路級和系統(tǒng)級的逐級驗證。驗證結(jié)果表明數(shù)字控制電路能夠完成錯誤恢復和流量控制的功能。RapidIO2.1物理層IP核在華力40nm CMOS工藝下流片。在FPGA硬件平臺下測試,物理層IP核芯片在5Gbps串行速率下,誤碼率小于10-13。驗證和測試結(jié)果顯示,物理層IP核的功能和特征參數(shù)基本滿足RapidIO2.1協(xié)議的要求。
【圖文】：

圖1.1三種互連接口的協(xié)議數(shù)據(jù)傳輸效率Effective Bandwidth12 �。�？t-'V-O：.：：--：'■- ..?:.，了 .一 . 一： ：-；；???,-：----■ ； "V NB ■_^i . ■ 產(chǎn) ,- jf~ ? tf * ?fc* ■I /、/、'' “ ‘ ” I ( \ - ?? - / - w 'y. ” ? -*-SRIO 4X3.125G'5 ^ / * / ifr-PCi E*pr?ss *4J /??,*< "*"10G Ethernet: UDP/ *■ / ? r iG gthem?t: UOP“ 1""".1 10 100 1000 10000PDU Size {8yt?s)圖1.2三種互連接口的有效帶寬比較lisi1.4課題研究背景為了滿足通信與網(wǎng)絡技術(shù)發(fā)展的需求，嵌入式系統(tǒng)需要不斷提高內(nèi)部數(shù)據(jù)傳

從表中可以看出，SRIO相比于以太網(wǎng)和PCI Express具有很大的優(yōu)勢。為了更加明顯的體現(xiàn)SRIO的優(yōu)越性，圖1.2和圖1.3從協(xié)議數(shù)據(jù)傳輸效率、有效帶寬兩個參數(shù)來定量比較三種互連技術(shù)。總結(jié)以上，，可以看出串行RapidIO是最適合高性能嵌入式系統(tǒng)互連的技術(shù)。2
【學位授予單位】：湖南大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN402

【參考文獻】

相關(guān)期刊論文 前10條

1 陰亞東;閻躍鵬;梁偉偉;杜占坤;;A fast lock frequency synthesizer using an improved adaptive frequency calibration[J];半導體學報;2010年06期

2 朱榮華;一種CRC并行計算原理及實現(xiàn)方法[J];電子學報;1999年04期

3 劉宇;;基于FPGA的并行PRBS序列的實現(xiàn)[J];國外電子測量技術(shù);2008年05期

4 千應慶;王曉鋒;勞力;徐潤華;蔣良葒;;一種基于RapidIO協(xié)議的光纖總線硬件架構(gòu)設計與分析[J];兵工學報;2012年12期

5 鄭佳鵬;李偉;楊翼;馬俊程;程玉華;王陽元;;0.0068mm~2自校準電路在鎖相環(huán)中的應用(英文)[J];北京大學學報(自然科學版);2011年01期

6 常昌遠;王紹權(quán);陳瑤;余東升;;一種低相位噪聲LC壓控振蕩器的設計與實現(xiàn)[J];東南大學學報(自然科學版);2012年06期

7 俞迅;;32位CRC校驗碼的并行算法及硬件實現(xiàn)[J];信息技術(shù);2007年04期

8 趙博龍;趙云忠;孔德岐;;RapidIO互連技術(shù)研究及其模型驗證[J];航空計算技術(shù);2009年04期

9 梁小虎;王樂;張亞棣;;高速串行總線RapidIO與PCI Express協(xié)議分析比較[J];航空計算技術(shù);2010年03期

10 鄧豹;任喜梅;;嵌入式數(shù)字信號并行處理技術(shù)研究[J];航空計算技術(shù);2012年03期

本文編號：2558586