【摘要】：本文以YHFT-XX芯片XXX模塊的物理設(shè)計(jì)為研究背景,解決在設(shè)計(jì)過程中所遇到的時序優(yōu)化問題。YHFT-XX是一款高性能多核DSP芯片,設(shè)計(jì)目標(biāo)頻率為1GHz,XXX模塊主要完成向量運(yùn)算。XXX模塊導(dǎo)入設(shè)計(jì)初始網(wǎng)表單元數(shù)量為195000,Floorplan規(guī)劃為500μmx1700μm,并在上部左右兩側(cè)各預(yù)留一個35μmx115μm的矩形,放置電源保護(hù)模塊,設(shè)計(jì)面積為840000μm2。在設(shè)計(jì)中主要挑戰(zhàn)為:(1)存儲模塊內(nèi)部延時過大,導(dǎo)致時鐘樹綜合質(zhì)量較差,不能滿足頂層設(shè)計(jì)對于模塊的要求,與之相關(guān)的讀寫路徑存在大量的建立時間和保持時間違反,布局布線之后設(shè)計(jì)的整體密度偏高,并出現(xiàn)兩個局部密度較高的區(qū)域;(2)設(shè)計(jì)中單元密度偏高,修復(fù)大量的建立時間和保持時間違反十分困難。本文的主要工作和創(chuàng)新點(diǎn)體現(xiàn)在以下方面:首先,提出一種有用時鐘偏差的多級借用方法,以彌補(bǔ)EDA工具有用時鐘偏差借用機(jī)制的不足,提高時鐘樹綜合的質(zhì)量。針對設(shè)計(jì)中存在的問題,通過詳盡的時序分析得出應(yīng)該從時鐘樹綜合階段開始優(yōu)化,利用有用時鐘偏差借用機(jī)制提高時鐘樹綜合的質(zhì)量,但是EDA工具中的有用時鐘偏差借用機(jī)制存在局限性,不能滿足設(shè)計(jì)的要求。因此,通過有用時鐘偏差的多級借用方法,時鐘樹綜合少用將近一百個反相器,大量建立時間和保持時間違反得到優(yōu)化,并將該算法推廣到其他模塊中運(yùn)用,同樣取得了較好的效果,設(shè)計(jì)整體單元密度降低約3%,局部密度較高區(qū)域降低近2%,修復(fù)保持時間違反少用緩沖單元2000多。其次,提出一種高密度物理設(shè)計(jì)中保持時間違反的修復(fù)算法。在時序修復(fù)階段,由于設(shè)計(jì)中單元密度偏高,時序修復(fù)工具在給定的最大搜索范圍內(nèi)找不到足夠的空間插入緩沖單元,因此部分路徑違反無法修復(fù)。針對工具無法修復(fù)的路徑,在違反路徑中找到插入緩沖單元的最優(yōu)節(jié)點(diǎn),然后在節(jié)點(diǎn)附近查找插入緩沖單元的位置,使其在消除單元重疊時移動單元的總代價最小,在消除單元重疊的過程中,不移動時鐘樹單元和寄存器單元等具有固定屬性的單元,以確保對原設(shè)計(jì)的時序影響最小。通過以上兩種改進(jìn)方法,最終完成簽核版本的設(shè)計(jì)。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN402

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 張富彬;HO Ching-yen;彭思龍;;靜態(tài)時序分析及其在IC設(shè)計(jì)中的應(yīng)用[J];電子器件;2006年04期

2 殷瑞祥,郭昒,陳敏;同步數(shù)字集成電路設(shè)計(jì)中的時鐘樹分析[J];華南理工大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年06期

，

本文編號：2546612