【摘要】：橫向雙擴散金屬氧化物半導體(Lateral Double-diffused MOS FET,LDMOS)器件因其電極均位于器件表面,制造工藝簡單等優(yōu)點在功率集成電路中得到了廣泛應用。擊穿電壓和導通電阻是LDMOS設計中需要重點考慮的關鍵參數(shù),如何提升兩者之間的折衷成為研究的熱點。超結思想兼具低導通電阻和高耐壓的特點。但是,將超結思想應用到橫向功率器件的過程中,存在襯底輔助耗盡效應問題,這大大惡化了器件的性能。且傳統(tǒng)三維超結器件制造工藝復雜,成本較高�；陔姾善胶獾乃枷�,本文提出兩類二維類超結LDMOS新結構,通過二維器件模擬軟件ME DICI對新結構的擊穿電壓和導通電阻與常規(guī)結構進行了對比分析研究,同時對新結構中影響其性能的主要參數(shù)進行了仿真分析。仿真結果表明新結構較常規(guī)結構的擊穿電壓和導通電阻之間的折衷得到明顯的提升。具體研究結果如下:(1)二維類SJ/RESURF LDMOS器件由于襯底輔助耗盡效應在漏端最為嚴重,新結構在漂移區(qū)靠近漏端位置內(nèi)引入了RESURF區(qū),從漏端對P柱區(qū)進行耗盡,提高了器件的擊穿電壓。仿真結果表明:在相同的超結區(qū)摻雜濃度,同樣的漂移區(qū)長度(25μm)下,新結構的擊穿電壓為407V,而常規(guī)的二維橫向超結LDMOS的擊穿電壓為202V。(2)具有P柱區(qū)階梯摻雜的二維類SJ/RESURF LDMOS器件在器件反向耐壓時,縱向電場引起的襯底輔助耗盡使得P柱中會出現(xiàn)多余電荷,且多余電荷的濃度由源到漏逐漸增加�；诖�,新結構將超結柱區(qū)中的P柱區(qū)進行了階梯摻雜,摻雜濃度從源側(cè)到漏測逐漸降低。一方面,P柱區(qū)將電荷摻雜濃度設計成階梯分布可以利用緩變結產(chǎn)生的新峰值電場來調(diào)節(jié)器件的表面電場,使漂移區(qū)電場均勻分布;另一方面,與以往的N柱區(qū)階梯摻雜相比,新結構采用的P柱區(qū)階梯摻雜可以提高N柱區(qū)的摻雜濃度,降低導通狀態(tài)下的漂移區(qū)電阻。仿真結果表明:在相同的摻雜條件和漂移區(qū)長度(45μm)下,具有P柱區(qū)階梯摻雜的二維類SJ/R ESURF LDMOS器件的擊穿電壓達到了743V,而P柱區(qū)均勻摻雜的二維類SJ/RESURF LDMOS器件只有5 28V。
[Abstract]:Transverse double-diffused metal oxide semiconductor (Lateral Double-diffused MOS FET,LDMOS) devices have been widely used in power integrated circuits because their electrodes are located on the surface of the devices and the fabrication process is simple. Breakdown voltage and on-resistance are the key parameters to be taken into account in the design of LDMOS. How to improve the compromise between them has become a hot research topic. Superjunction has the characteristics of low on resistance and high voltage resistance. However, in the process of applying superjunction to transverse power devices, there exists the problem of substrate-assisted depletion, which greatly worsens the performance of the devices. Moreover, the manufacturing process of traditional 3D superjunction devices is complex and the cost is high. Based on the idea of charge balance, two kinds of two-dimensional superjunction-like LDMOS structures are proposed in this paper. The breakdown voltage and on-resistance of the new structures are compared with the conventional structures by means of two-dimensional device simulation software ME DICI. At the same time, the main parameters affecting the performance of the new structure are simulated and analyzed. The simulation results show that the tradeoff between the breakdown voltage and on-resistance of the new structure is much higher than that of the conventional structure. The specific results are as follows: (1) the substrate-assisted depletion effect of two-dimensional SJ/RESURF LDMOS-like devices is the most serious at the leakage end. The new structure introduces the RESURF region in the drift region near the leakage end, and exhausts the P-column region from the leakage end. The breakdown voltage of the device is increased. The simulation results show that the breakdown voltage of the new structure is 407V at the same doping concentration in the superjunction region and the same drift region length (25 渭 m). However, the breakdown voltage of the conventional two-dimensional transverse superjunction LDMOS is 202 V. (2) the substrate-assisted depletion caused by the longitudinal electric field causes the supercharge in the P-column when the two-dimensional SJ/RESURF LDMOS-like devices with step doping in the P-column have reverse withstand voltage. The concentration of excess charge increases gradually from source to drain. Based on this, the P-column region in the super-junction column is doped step by step in the new structure, and the doping concentration decreases gradually from the source side to the missing one. On the one hand, the new peak electric field produced by slow-changing junction can be used to adjust the surface electric field of the device by designing the charge doping concentration as ladder distribution in the P-column region, so that the electric field in the drift region can be evenly distributed. On the other hand, compared with the previous step doping in the N-column region, the P-column ladder doping in the new structure can increase the doping concentration in the N-column region and reduce the drift-zone resistance in the on-off state. The simulation results show that under the same doping conditions and drift region length (45 渭 m), the breakdown voltage of two-dimensional SJ/R ESURF LDMOS-like devices with step doping in the P-column region can reach 743V. The two-dimensional SJ/RESURF LDMOS-like devices with uniform doping in the P-column region have only 528V.
【學位授予單位】：南京郵電大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN386

【相似文獻】

相關期刊論文 前10條

1 陳星弼,楊功銘;橫向結構深結功率MOSFET漂移區(qū)的優(yōu)化設計[J];微電子學;1988年04期

2 管小進;王子歐;帥柏林;;DDDMOS特性研究與建模[J];蘇州大學學報(工科版);2006年03期

3 李琦;王衛(wèi)東;趙秋明;晉良念;;薄型雙漂移區(qū)高壓器件新結構的耐壓分析[J];微電子學與計算機;2012年02期

4 楊坤進;汪德文;;逆導型非穿通絕緣柵雙極晶體管仿真[J];半導體技術;2013年07期

5 馮銀寶;;雙漂移區(qū)離子注入毫米波雪崩二極管[J];半導體情報;1972年01期

6 張琳嬌;楊建紅;劉亞虎;朱延超;;短漂移區(qū)靜電感應晶體管的特性研究[J];半導體技術;2013年03期

7 ;簡訊[J];半導體情報;1974年06期

8 吳秀龍;陳軍寧;柯導明;孟堅;;高壓LDMOS功耗的分析[J];半導體技術;2006年10期

9 文燕;;LDMOS模型設計及參數(shù)提取[J];電子與封裝;2012年07期

10 唐本奇,王曉春,高玉民,羅晉生;RESURF 二極管的低溫優(yōu)化模型[J];電力電子技術;1997年04期

相關會議論文 前4條

1 馮松;高勇;楊媛;;1100V IGBT結構參數(shù)的分析[A];2008中國電工技術學會電力電子學會第十一屆學術年會論文摘要集[C];2008年

2 楊壽國;羅小蓉;李肇基;張波;;階梯厚度漂移區(qū)SOI新結構耐壓分析[A];四川省電子學會半導體與集成技術專委會2006年度學術年會論文集[C];2006年

3 郭宇鋒;蹇彤;徐躍;王志功;;一種具有階梯漂移區(qū)的新型SOI橫向耐壓結構[A];2008中國電工技術學會電力電子學會第十一屆學術年會論文摘要集[C];2008年

4 郭宇鋒;王志功;;階梯厚度漂移區(qū)SOI橫向高壓器件[A];第十屆中國科協(xié)年會論文集（四）[C];2008年

相關博士學位論文 前10條

1 王卓;薄層SOI高壓LDMOS器件模型與特性研究[D];電子科技大學;2015年

2 伍偉;橫向超結器件模型與新結構研究[D];電子科技大學;2014年

3 李琦;薄漂移區(qū)橫向高壓器件耐壓模型及新結構[D];電子科技大學;2008年

4 孟堅;LDMOS的可靠性和溫度特性研究[D];安徽大學;2007年

5 范杰;高壓低導通電阻SOI器件模型與新結構[D];電子科技大學;2013年

6 成建兵;橫向高壓DMOS體內(nèi)場優(yōu)化與新結構[D];電子科技大學;2009年

7 李俊宏;高介電常數(shù)材料在功率器件上的應用研究與新器件的實現(xiàn)[D];電子科技大學;2013年

8 楊文偉;SOI RESURF原理研究及SOI LDMOS研制[D];中國科學院研究生院（上海微系統(tǒng)與信息技術研究所）;2004年

9 高珊;復合柵多階梯場極板LDMOS電學特性的研究[D];安徽大學;2007年

10 吳麗娟;電荷型高壓SOI器件模型與新結構[D];電子科技大學;2011年

相關碩士學位論文 前10條

1 孔凡一;600V FS結構IGBT的設計[D];電子科技大學;2014年

2 王驍瑋;高K介質(zhì)槽型功率MOS研究[D];電子科技大學;2014年

3 鄭祿達;單片開關電源控制芯片中橫向高壓功率器件的研究與設計[D];電子科技大學;2015年

4 王為;1200V RC Trench IGBT的設計[D];電子科技大學;2015年

5 楊騁;6500V IGBT設計及動態(tài)特性研究[D];電子科技大學;2015年

6 范遠航;新型低阻可集成SOI橫向功率器件研究[D];電子科技大學;2014年

7 范葉;槽型低阻SOI橫向功率器件研究與設計[D];電子科技大學;2014年

8 李鵬程;電導增強型高壓功率器件研究[D];電子科技大學;2015年

9 鄒淅;應變RF LDMOSFET的研究[D];電子科技大學;2015年

10 裴曉延;具有多凹陷源/漏漂移區(qū)的4H-SiC MESFETs設計與仿真[D];西安電子科技大學;2014年

，

本文編號：2467249