【摘要】：隨著集成電路的不斷發(fā)展,目前已經(jīng)到了系統(tǒng)芯片以及混合信號(hào)系統(tǒng)芯片的時(shí)代,而模擬集成電路的設(shè)計(jì)仍是制約電路設(shè)計(jì)效率的主要因素,提高其自動(dòng)化設(shè)計(jì)水平的任務(wù)迫在眉睫。優(yōu)化設(shè)計(jì)是實(shí)現(xiàn)模擬電路設(shè)計(jì)自動(dòng)化的必然措施,本文探討了采用工作點(diǎn)驅(qū)動(dòng)的優(yōu)化設(shè)計(jì)方法。傳統(tǒng)的優(yōu)化設(shè)計(jì)其設(shè)計(jì)變量都是電路中各器件的尺寸,而基于工作點(diǎn)驅(qū)動(dòng)的方法是以電路直流工作點(diǎn)上一組獨(dú)立的器件電壓、電流作為設(shè)計(jì)變量。這種方法源于對(duì)手工設(shè)計(jì)過(guò)程的類(lèi)比。由于改變了電路的設(shè)計(jì)空間,因此可方便地表達(dá)設(shè)計(jì)時(shí)對(duì)電路工作區(qū)域的約束(即約束方程),也可使設(shè)計(jì)變量與設(shè)計(jì)目標(biāo)之間的映射關(guān)系(即目標(biāo)函數(shù))變得更為簡(jiǎn)單,有利于優(yōu)化算法的收斂。同時(shí),由于更接近于傳統(tǒng)手工設(shè)計(jì),可使設(shè)計(jì)者更好地理解設(shè)計(jì)過(guò)程與設(shè)計(jì)結(jié)果,也為優(yōu)化過(guò)程結(jié)合傳統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)提供了可能。實(shí)現(xiàn)工作點(diǎn)驅(qū)動(dòng)的優(yōu)化,要解決的首要問(wèn)題是如何從器件的工作點(diǎn)電壓、電流獲得器件尺寸及各種電參數(shù)。對(duì)目前大多數(shù)情況下的小尺寸MOS工藝設(shè)計(jì),簡(jiǎn)單的平方律模型無(wú)法滿足精度要求,本文為此提出用模糊邏輯建模的方法來(lái)完成這一任務(wù)。先利用HSpice等電路模擬器中內(nèi)置的高精度MOS模型獲得一組樣本數(shù)據(jù),再應(yīng)用T-S模糊邏輯系統(tǒng)建立器件尺寸與工作點(diǎn)電壓電流之間的關(guān)系模型。T-S模擬邏輯系統(tǒng)具有適應(yīng)性強(qiáng)、幾乎不需迭代、便于應(yīng)用等優(yōu)點(diǎn)。在上述工作基礎(chǔ)上,本文研究了MOS電路工作點(diǎn)驅(qū)動(dòng)、基于遺傳算法的多目標(biāo)優(yōu)化設(shè)計(jì)。多目標(biāo)優(yōu)化獲得的Pareto前沿解允許設(shè)計(jì)者從一組相互沖突的設(shè)計(jì)指標(biāo)中做出最佳選擇,是解決電路最優(yōu)設(shè)計(jì)的根本途徑。但基于NSGA-II遺傳算法的多目標(biāo)優(yōu)化需要很大的計(jì)算量,尤其是需要調(diào)用電路仿真器進(jìn)行電路性能指標(biāo)計(jì)算時(shí)。采用先建立單個(gè)晶體管小信號(hào)參數(shù)的BSIM3v3級(jí)數(shù)值模型,再進(jìn)行基于方程優(yōu)化的方法,這樣可快速求得較準(zhǔn)確的多目標(biāo)最優(yōu)解,大大減少了計(jì)算量。文章最后對(duì)兩種常見(jiàn)的CMOS運(yùn)放電路進(jìn)行了優(yōu)化設(shè)計(jì),證明了本文所采用方法的有效性。
[Abstract]:With the continuous development of integrated circuits, it has come to the era of system chips and mixed signal system chips, and the design of analog integrated circuits is still the main factor that restricts the efficiency of circuit design. The task of improving the level of automation design is urgent. Optimal design is an inevitable measure to realize the automation of analog circuit design. The design variables of traditional optimization design are all the dimensions of each device in the circuit, and the method based on the working point drive is to take a group of independent device voltage and current on the DC operating point of the circuit as the design variables. This method derives from the analogy to the manual design process. By changing the design space of the circuit, it is easy to express the constraints on the working region of the circuit (i.e., the constraint equation), and to make the mapping relationship between the design variables and the design objective (i.e., the objective function) more simple. It is advantageous to the convergence of the optimization algorithm. At the same time, because it is closer to the traditional manual design, the designer can understand the design process and the design result better, and it also provides the possibility for the optimization process to combine with the traditional design experience. To realize the optimization of working point drive, the most important problem to be solved is how to obtain the device size and various electrical parameters from the working point voltage and current of the device. The simple square law model can not meet the precision requirement for the small size MOS process design at present. This paper proposes a fuzzy logic modeling method to accomplish this task. First, a set of sample data is obtained by using the high precision MOS model built into the circuit simulator such as HSpice. Then the T-S fuzzy logic system is used to establish the model of the relationship between the device size and the operating point voltage and current. The T-S simulation logic system has the advantages of strong adaptability, almost no need of iteration, and is easy to be applied. Based on the above work, the multi-objective optimization design of MOS circuit based on genetic algorithm is studied. The Pareto frontier solution obtained by multi-objective optimization allows the designer to make the best choice from a set of conflicting design indexes, which is the fundamental way to solve the optimal circuit design. However, the multi-objective optimization based on NSGA-II genetic algorithm requires a lot of computation, especially when the circuit simulator is called to calculate the circuit performance index. The BSIM3v3 numerical model of a single transistor with small signal parameters is established first, and then the method based on equation optimization is carried out. Thus, the more accurate multi-objective optimal solution can be obtained quickly, and the computational complexity is greatly reduced. Finally, two common CMOS operational amplifier circuits are optimized and the effectiveness of the proposed method is proved.
【學(xué)位授予單位】：杭州電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN402

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 郭樹(shù)田;信息時(shí)代的模擬集成電路[J];電子產(chǎn)品世界;2001年18期

2 董在望;模擬集成電路新技術(shù)[J];世界電子元器件;2002年07期

3 ;模擬集成電路[J];電子科技文摘;2002年02期

4 P;;信息時(shí)代的模擬集成電路[J];電源世界;2005年01期

5 胡慶;陳輝;;數(shù)字化時(shí)代的模擬集成電路[J];長(zhǎng)春大學(xué)學(xué)報(bào);2006年10期

6 ;模擬集成電路設(shè)計(jì)大充電計(jì)劃[J];電子與電腦;2007年08期

7 成建兵;;《模擬集成電路分析與設(shè)計(jì)》雙語(yǔ)教學(xué)的實(shí)踐和研究[J];中國(guó)科技信息;2011年22期

8 粟濤;謝德英;;“模擬集成電路”課程教學(xué)內(nèi)容的探討[J];電氣電子教學(xué)學(xué)報(bào);2012年03期

9 樊麗春;李群;;模擬集成電路設(shè)計(jì)的自動(dòng)化綜合流程研究[J];科技資訊;2013年07期

10 陳國(guó)平;夏鯤;王楠;;模擬集成電路設(shè)計(jì)教學(xué)方法探討[J];中國(guó)教育技術(shù)裝備;2013年30期

相關(guān)會(huì)議論文 前5條

1 晉晶晶;張常年;;模擬集成電路設(shè)計(jì)自動(dòng)綜合技術(shù)研究與進(jìn)展[A];2007通信理論與技術(shù)新發(fā)展——第十二屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集（上冊(cè)）[C];2007年

2 唐圣學(xué);陳麗;何怡剛;;模擬集成電路故障診斷改進(jìn)遺傳神經(jīng)網(wǎng)絡(luò)方法[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

3 劉品;謝永樂(lè);畢東杰;許根泉;鐘美蘭;蒲梁;;LOT濾波器組在模擬集成電路故障診斷中的應(yīng)用[A];第五屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

4 姜巖峰;鞠家欣;張曉波;楊兵;于韶光;;基于模擬集成電路BIST的ARMA模塊設(shè)計(jì)[A];第十九屆測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)(MCMI'2009)論文集[C];2009年

5 ;保品質(zhì) 抓細(xì)節(jié) 精益求精[A];QCC—開(kāi)發(fā)潛能 和諧提升——2010年度電子信息行業(yè)優(yōu)秀質(zhì)量管理小組成果、質(zhì)量信得過(guò)班組經(jīng)驗(yàn)專集[C];2010年

相關(guān)重要報(bào)紙文章 前2條

1 楊曉;MPS在蓉增資到5100萬(wàn)美元[N];四川日?qǐng)?bào);2008年

2 王開(kāi)福;四十年磨礪書(shū)華章[N];中國(guó)電子報(bào);2007年

相關(guān)博士學(xué)位論文 前4條

1 劉銳;模擬集成電路版圖設(shè)計(jì)自動(dòng)化的研究[D];中國(guó)科學(xué)院研究生院（軟件研究所）;2002年

2 劉麗霞;基于小波理論與LSSVM的模擬集成電路故障診斷方法[D];西安電子科技大學(xué);2011年

3 李浩;深亞微米CMOS工藝下模擬集成電路的數(shù)字增強(qiáng)技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

4 梁濤;模擬集成電路性能參數(shù)建模及其參數(shù)成品率估計(jì)算法的研究[D];西安電子科技大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 牛恩濤;模擬集成電路的測(cè)試技術(shù)研究[D];華北電力大學(xué);2015年

2 陳曉;工作點(diǎn)驅(qū)動(dòng)的模擬集成電路優(yōu)化設(shè)計(jì)方法研究[D];杭州電子科技大學(xué);2015年

3 代揚(yáng);模擬集成電路自動(dòng)化設(shè)計(jì)方法的研究[D];湖南大學(xué);2004年

4 劉永;SISC基于市場(chǎng)環(huán)境的技術(shù)戰(zhàn)略及其應(yīng)用研究[D];重慶大學(xué);2005年

5 李亨;模擬集成電路優(yōu)化方法研究[D];復(fù)旦大學(xué);2012年

6 陸鵬;基于單測(cè)點(diǎn)的模擬集成電路測(cè)試系統(tǒng)設(shè)計(jì)[D];電子科技大學(xué);2010年

7 劉軍;大功率模擬集成電路直流參數(shù)測(cè)試研究與實(shí)現(xiàn)[D];電子科技大學(xué);2010年

8 曾一杰;模擬集成電路布局方法研究[D];清華大學(xué);2004年

9 李建輝;大功率模擬集成電路直流參數(shù)測(cè)試[D];電子科技大學(xué);2011年

10 伍民順;低電壓低功耗FTFN及其在模擬集成電路設(shè)計(jì)中的應(yīng)用研究[D];湖南大學(xué);2004年

，

本文編號(hào)：2429237