【摘要】：本文提出了一種基于動態(tài)電流-靜態(tài)電流(Iddt-Iddq)的檢測方法,在電路設(shè)計階段插入掃描鏈進行分區(qū)設(shè)計相結(jié)合的硬件木馬檢測技術(shù),選用Can總線控制器電路作為實驗電路,在電路設(shè)計階段將電路分區(qū)并插入掃描鏈,然后進行流片,選用源表、專用PCB測試板、Can總線收發(fā)器搭建測試平臺進行芯片實測,實測結(jié)果表明,這種檢測方法可以大幅減小工藝漂移的影響并且提高硬件木馬檢測分辨率.
[Abstract]:In this paper, a detection method based on dynamic current-static current (Iddt-Iddq) is proposed. In the phase of circuit design, the scanning chain is inserted to carry out the hardware Trojan detection technology combined with the partition design. The Can bus controller circuit is selected as the experimental circuit. In the phase of circuit design, the circuit is partitioned and inserted into the scan chain, then the flow sheet is carried out, and the source table and the special PCB test board can bus transceiver are selected to build a test platform for the chip measurement. The measured results show that, This detection method can greatly reduce the influence of process drift and improve the detection resolution of hardware Trojan horse.
【作者單位】： 江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院;中國科技集團第58研究所;
【分類號】：TN407

【相似文獻】

相關(guān)期刊論文 前10條

1 王飛;胡瑜;李曉維;;掃描鏈故障確定性診斷向量生成算法[J];計算機輔助設(shè)計與圖形學(xué)學(xué)報;2009年01期

2 王冠軍;趙瑩;王茂勵;;考慮測試功耗的掃描鏈劃分新方法[J];微電子學(xué)與計算機;2010年01期

3 鄧立寶;俞洋;江麗君;;基于自動分段離均差的掃描鏈平衡算法[J];儀器儀表學(xué)報;2013年06期

4 李兆麟,葉以正,毛志剛;通過單掃描鏈的構(gòu)造實現(xiàn)最小測試應(yīng)用時間[J];計算機學(xué)報;1999年12期

5 李兆麟,葉以正;全掃描設(shè)計中多掃描鏈的構(gòu)造[J];電子學(xué)報;2000年02期

6 陳治國,徐勇軍,李曉維;一種基于概率分析的掃描鏈動態(tài)功耗模型[J];微電子學(xué)與計算機;2004年02期

7 歐陽一鳴;劉娟;梁華國;陳田;;一種基于選擇觸發(fā)的低功耗掃描鏈結(jié)構(gòu)[J];計算機工程與應(yīng)用;2010年01期

8 王澤成;尤志強;;基于掃描鏈阻塞技術(shù)的時延測試方法[J];計算機工程;2012年04期

9 劉杰;梁華國;易茂祥;趙發(fā)勇;;動態(tài)向量調(diào)整的多掃描鏈測試數(shù)據(jù)壓縮[J];電子學(xué)報;2012年02期

10 于靜;梁華國;蔣翠云;;基于多掃描鏈相容壓縮的距離標記壓縮方法[J];合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版);2006年01期

相關(guān)會議論文 前4條

1 王飛;胡瑜;李曉維;;一種確定性掃描鏈故障診斷向量的生成方法[A];第五屆中國測試學(xué)術(shù)會議論文集[C];2008年

2 王丹;李少青;劉蓬俠;徐長明;;基于掃描的at-speed測試的設(shè)計與實現(xiàn)[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

3 張磊;梁華國;陶玨輝;;測試集劃分的多掃描鏈二次測試數(shù)據(jù)壓縮方法[A];計算機技術(shù)與應(yīng)用進展——全國第17屆計算機科學(xué)與技術(shù)應(yīng)用（CACIS）學(xué)術(shù)會議論文集（下冊）[C];2006年

4 陶玨輝;梁華國;張磊;;多掃描鏈測試集的分組標準向量壓縮法[A];第四屆中國測試學(xué)術(shù)會議論文集[C];2006年

相關(guān)博士學(xué)位論文 前3條

1 鄧立寶;SOC測試時間優(yōu)化技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2012年

2 張玲;數(shù)字電路測試激勵壓縮研究[D];湖南大學(xué);2013年

3 俞洋;系統(tǒng)芯片測試優(yōu)化關(guān)鍵技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2008年

相關(guān)碩士學(xué)位論文 前10條

1 李俊博;SoC片上系統(tǒng)測試調(diào)度優(yōu)化技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2015年

2 于婷婷;基于掃描的耗時少低功耗的可測試性技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2014年

3 邊小龍;面向MVI的SOC測試調(diào)度方法研究[D];哈爾濱工業(yè)大學(xué);2016年

4 李健鐸;基于掃描設(shè)計的集成電路可測試性設(shè)計研究[D];貴州大學(xué);2016年

5 鄧秋嚴;IP核測試訪問和掃描鏈低功耗測試方法研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2014年

6 閔夢宇;高性能ALU部件的時序和功耗優(yōu)化[D];國防科學(xué)技術(shù)大學(xué);2015年

7 王澤成;基于掃描鏈阻塞技術(shù)的時延測試低費用方法研究[D];湖南大學(xué);2011年

8 周晟;基于掃描鏈重排序的低功耗測試方法研究[D];湖南大學(xué);2012年

9 劉鵬;基于掃描鏈阻塞技術(shù)的低費用測試方法研究[D];湖南大學(xué);2011年

10 張云;基于掃描鏈阻塞技術(shù)降低測試費用的方法研究[D];湖南大學(xué);2010年

，

本文編號：2261149