發(fā)布時間：2018-06-29 08:29

  本文選題：光片上網(wǎng)絡(luò) + STorus�。� 參考：《西安電子科技大學》2015年碩士論文

【摘要】：隨著人們對通信需求的日益增大,高性能處理器的研究日漸受到追捧。特別是近幾年,片上網(wǎng)絡(luò)(Network-on-Chip,NoC)在數(shù)據(jù)處理方面的表現(xiàn)越來越突出,集成到單個芯片上的IP核越來越多。但是,當集成規(guī)模過大時,基于電互連的片上網(wǎng)絡(luò)在時延、能耗、電磁干擾等諸多方面會遭遇發(fā)展瓶頸。硅光技術(shù)的發(fā)展及納米光器件研究的進步使得光片上網(wǎng)絡(luò)(Optical Network-on-Chip,ONoC)的實現(xiàn)成為可能,光片上網(wǎng)絡(luò)的提出可以有效解決現(xiàn)階段電片上網(wǎng)絡(luò)中存在的時延、帶寬及電磁干擾等問題。本文首先介紹了片上網(wǎng)絡(luò)的興起原因和發(fā)展過程,分析了光片上網(wǎng)絡(luò)的優(yōu)勢。接著展示了現(xiàn)階段光片上網(wǎng)絡(luò)的研究進展,從光器件、交換機制、路由算法、拓撲結(jié)構(gòu)等幾個方面對光片上網(wǎng)絡(luò)的現(xiàn)狀進行了研究。現(xiàn)有光片上網(wǎng)絡(luò)架構(gòu)多采用mesh和torus拓撲,在網(wǎng)絡(luò)的直徑、能耗、芯片面積等方面存在性能瓶頸。針對這些問題我們提出了一種新型的光片上網(wǎng)絡(luò)架構(gòu)-STorus,STorus充分考慮了跳數(shù)、直徑和光損耗等多方面因素。STorus采用了雙子網(wǎng)架構(gòu),每個子網(wǎng)使用兩類扭環(huán),從而大大減小了網(wǎng)絡(luò)直徑和跳數(shù)。在網(wǎng)絡(luò)布局方面使用硅穿孔(Through Silicon Via,TSV)技術(shù),兩個子網(wǎng)中走勢相同的波導布局在同一光層,整個網(wǎng)絡(luò)的波導分成兩個光層,由此大大減小了光損耗。論文采用OPNET仿真軟件對整個網(wǎng)絡(luò)進行了時延、吞吐的仿真,并詳細分析了網(wǎng)絡(luò)的能耗、直徑等。仿真結(jié)果表明,和傳統(tǒng)的mesh、torus相比,STorus在損耗、網(wǎng)絡(luò)直徑、時延及吞吐等方面都具有優(yōu)異的性能。隨著片上集成的IP核數(shù)目的增多,存儲訪問的次數(shù)增多,存儲帶寬成為片上網(wǎng)絡(luò)存儲訪問的一大問題。如果存儲帶寬不能滿足處理器核的請求速率,系統(tǒng)的性能將會受到很大影響。因此,論文進一步研究了存儲控制器在STorus中的接入位置對存儲訪問的影響,優(yōu)化了存儲控制器在STorus中的接入位置。仿真結(jié)果表明,在同等網(wǎng)絡(luò)規(guī)模下,使用相同數(shù)目的存儲控制器時,優(yōu)化的接入位置可使網(wǎng)絡(luò)性能更佳。
[Abstract]:With the increasing demand for communication, the research of high performance processors is becoming more and more popular. Especially in recent years, the performance of Network-on-ChipNOC in data processing has become more and more outstanding, and more IP cores have been integrated into a single chip. However, when the integration scale is too large, the on-chip network based on electrical interconnection will encounter bottlenecks in many aspects, such as delay, energy consumption, electromagnetic interference and so on. With the development of silicon optical technology and the development of nano-optical devices, the realization of optical network-on-ChipONoC (ONoC) is possible. The proposed optical on-chip network can effectively solve the problems such as delay, bandwidth and electromagnetic interference existing in the on-chip network at present. In this paper, the rise and development of on-chip network are introduced, and the advantages of optical on-chip network are analyzed. Then, the research progress of optical on-chip network is presented. The current situation of optical on-chip network is studied from optical devices, switching mechanism, routing algorithm, topology and so on. Mesh and torus topologies are used in the existing optical network architecture, and there are performance bottlenecks in network diameter, energy consumption, chip area and so on. In order to solve these problems, we propose a new type of optical on-chip network architecture-STorus, which takes into account many factors, such as hops, diameters and optical losses. STorus adopts a two-subnet architecture, and each subnet uses two types of torsion loops. Thus, the network diameter and hops are greatly reduced. In the aspect of network layout, through Silicon via (TSV) technology is used. The waveguide with the same trend in two subnets is arranged in the same optical layer, and the waveguide of the whole network is divided into two optical layers, which greatly reduces the optical loss. In this paper, OPNET simulation software is used to simulate the delay and throughput of the whole network, and the energy consumption and diameter of the network are analyzed in detail. The simulation results show that compared with the traditional meshtorus, SSTorus has excellent performance in loss, network diameter, delay and throughput. With the increase of the number of IP cores integrated on a chip, the number of memory access increases, and the storage bandwidth becomes a major problem of on-chip network storage access. If the storage bandwidth can not meet the request rate of the processor core, the performance of the system will be greatly affected. Therefore, the influence of the access location of the memory controller in STorus on the memory access is further studied, and the access location of the storage controller in the STorus is optimized. The simulation results show that under the same network size and the same number of memory controllers, the optimal access location can make the network performance better.
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN47

【相似文獻】

相關(guān)期刊論文 前10條

1 楊敏華;谷建華;周興社;;片上網(wǎng)絡(luò)[J];微處理機;2006年05期

2 鞠宏浩;顧華璽;尹小杰;;片上網(wǎng)絡(luò)中服務(wù)質(zhì)量的研究[J];計算機與現(xiàn)代化;2009年04期

3 劉炎華;劉靜;賴宗聲;;片上網(wǎng)絡(luò):新一代的片上系統(tǒng)結(jié)構(gòu)[J];電子與封裝;2011年05期

4 唐名華;;兩種綜合流量模式對片上網(wǎng)絡(luò)性能影響分析[J];廣東石油化工學院學報;2011年04期

5 韋良芬;王勇;;片上網(wǎng)絡(luò)系統(tǒng)設(shè)計分析[J];吉首大學學報(自然科學版);2012年03期

6 王宏偉;陸俊林;佟冬;程旭;;層次化片上網(wǎng)絡(luò)結(jié)構(gòu)的簇生成算法[J];電子學報;2007年05期

7 付方發(fā);張慶利;王進祥;喻明艷;孫玉峰;;支持多種流量分布的片上網(wǎng)絡(luò)性能評估技術(shù)研究[J];哈爾濱工業(yè)大學學報;2007年05期

8 王宏偉;陸俊林;佟冬;程旭;;層次化的片上網(wǎng)絡(luò)設(shè)計方法[J];北京大學學報(自然科學版);2007年05期

9 丁永文;劉建輝;;片上網(wǎng)絡(luò)體系結(jié)構(gòu)設(shè)計分析[J];科技信息(學術(shù)研究);2007年31期

10 周干民;;片上網(wǎng)絡(luò):下一代技術(shù)[J];商業(yè)文化(學術(shù)版);2007年06期

相關(guān)會議論文 前10條

1 白原;鄭焱;王紅;楊士元;;不規(guī)則結(jié)構(gòu)片上網(wǎng)絡(luò)的測試方法研究[A];第六屆中國測試學術(shù)會議論文集[C];2010年

2 王祺;吳寧;葛芬;;片上網(wǎng)絡(luò)仿真與性能評估[A];全國第19屆計算機技術(shù)與應(yīng)用（CACIS）學術(shù)會議論文集（上冊）[C];2008年

3 景乃鋒;毛志剛;;面向片上網(wǎng)絡(luò)的集成電路設(shè)計技術(shù)[A];第十屆中國科協(xié)年會信息化與社會發(fā)展學術(shù)討論會分會場論文集[C];2008年

4 付斌章;韓銀和;李華偉;李曉維;;面向高可靠片上網(wǎng)絡(luò)通信的低成本可重構(gòu)路由算法[A];第六屆中國測試學術(shù)會議論文集[C];2010年

5 齊樹波;蔣江;李晉文;張民選;;面向片上網(wǎng)絡(luò)的多播吞吐率和能量模型[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

6 張熙敏;李晉文;肖立權(quán);;基于逃逸通道的片上網(wǎng)絡(luò)擁塞緩解技術(shù)[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

7 歐陽一鳴;朱兵;梁華國;;一種用于片上網(wǎng)絡(luò)的自適應(yīng)路由算法[A];全國第19屆計算機技術(shù)與應(yīng)用（CACIS）學術(shù)會議論文集（上冊）[C];2008年

8 蘇琦;李玉柏;王堅;;用OPNET實現(xiàn)片上網(wǎng)絡(luò)仿真[A];2008年中國西部青年通信學術(shù)會議論文集[C];2008年

9 歐陽一鳴;劉蓓;齊蕓;;三維片上網(wǎng)絡(luò)測試的時間優(yōu)化方法[A];第六屆中國測試學術(shù)會議論文集[C];2010年

10 彭福慧;尤志強;鄺繼順;張大方;;一種基于BFT型拓撲結(jié)構(gòu)片上網(wǎng)絡(luò)低費用測試方法[A];第六屆中國測試學術(shù)會議論文集[C];2010年

相關(guān)重要報紙文章 前1條

1 清華大學微處理器與SOC 技術(shù)研究中心 陳磊 王驚雷 李兆麟 汪東升;片上網(wǎng)絡(luò)：解決CMP互連瓶頸[N];計算機世界;2005年

相關(guān)博士學位論文 前10條

1 王堅;片上網(wǎng)絡(luò)通信性能分析與優(yōu)化[D];電子科技大學;2011年

2 樂千榿;基于智能算法的片上網(wǎng)絡(luò)布局優(yōu)化研究[D];電子科技大學;2014年

3 秦明偉;片上網(wǎng)絡(luò)（NoC）業(yè)務(wù)量建模方法及應(yīng)用研究[D];電子科技大學;2015年

4 周芳;片上網(wǎng)絡(luò)低功耗設(shè)計方法研究[D];南京航空航天大學;2015年

5 楊鵬飛;高可靠片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D];西安電子科技大學;2015年

6 王俊輝;高性能多核處理器的低功耗片上網(wǎng)絡(luò)研究[D];國防科學技術(shù)大學;2015年

7 李寶亮;片上網(wǎng)絡(luò)結(jié)構(gòu)設(shè)計與性能分析關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2015年

8 馬立偉;專用片上網(wǎng)絡(luò)設(shè)計方法：通信建模、拓撲構(gòu)造與自動生成[D];清華大學;2006年

9 趙建武;片上網(wǎng)絡(luò)系統(tǒng)可測試性設(shè)計及測試技術(shù)研究[D];電子科技大學;2009年

10 王煒;面向大規(guī)模片上多處理器的片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D];清華大學;2010年

相關(guān)碩士學位論文 前10條

1 王曉袁;片上網(wǎng)絡(luò)系統(tǒng)模型[D];西安電子科技大學;2008年

2 付方發(fā);片上網(wǎng)絡(luò)性能評估平臺設(shè)計[D];哈爾濱工業(yè)大學;2007年

3 王祺;基于應(yīng)用的片上網(wǎng)絡(luò)設(shè)計與性能評估[D];南京航空航天大學;2009年

4 劉華;片上網(wǎng)絡(luò)多播通信關(guān)鍵技術(shù)研究[D];武漢理工大學;2011年

5 李慧;光片上網(wǎng)絡(luò)的可靠性研究[D];西安電子科技大學;2013年

6 鐘陽;片上網(wǎng)絡(luò)功耗分析及其優(yōu)化策略研究[D];電子科技大學;2014年

7 金燾;無線片上網(wǎng)絡(luò)研究綜述及對廣播和匯播通信的優(yōu)化研究[D];南京大學;2013年

8 方志強;異步2D-Torus片上網(wǎng)絡(luò)自適應(yīng)路由算研究與實現(xiàn)[D];東北大學;2014年

9 范紹聰;異構(gòu)多核片上網(wǎng)絡(luò)的低功耗映射研究[D];廣東工業(yè)大學;2016年

10 郭桂雨;基于片上網(wǎng)絡(luò)多核處理器設(shè)計與協(xié)同驗證[D];北京交通大學;2016年

，

本文編號：2081512