發(fā)布時間：2018-06-27 11:16

  本文選題：異步電路 + -of-N握手協(xié)議　； 參考：《集成電路應(yīng)用》2016年12期

【摘要】：這是一種單通道兩相靜態(tài)異步流水線緩沖器電路,電路設(shè)計基于1-of-N握手協(xié)議進(jìn)行通訊,不需等待應(yīng)答信號即可完成數(shù)據(jù)傳輸。這是一種雙軌緩沖器,設(shè)計時折中考慮了性能和面積的關(guān)系,采用了多米諾邏輯電路的實現(xiàn)方式,提高了面積利用率并且有很好的時序特性。基于TSMC 0.18μm CMOS工藝對電路功能和性能進(jìn)行仿真測試,10級串連情況下最大吞吐量為2.65GHz/sec,電路向前傳輸延遲很低為116 ps,優(yōu)于傳統(tǒng)的STFB(single-track full-buffer)電路和GasP電路。仿真結(jié)果表明此方案適用于中高性能的異步電路設(shè)計。
[Abstract]:This is a single-channel two-phase static asynchronous pipeline buffer circuit. The circuit is designed for communication based on 1-of-N handshake protocol, and data transmission can be completed without waiting for the response signal. This is a two-track buffer, which considers the relationship between performance and area in a compromise, and adopts the realization of domino logic circuit, which improves the area utilization ratio and has good timing characteristics. Based on TSMC0.18 渭 m CMOS process, the function and performance of the circuit are simulated. The maximum throughput is 2.65 GHz / sec. the forward transmission delay is very low to 116ps. it is superior to the traditional STFB (single-track full-buffer) circuit and Gasp circuit. Simulation results show that this scheme is suitable for high performance asynchronous circuit design.
【作者單位】： 東北大學(xué)信息科學(xué)與工程學(xué)院;
【基金】：國家自然科學(xué)基金資助項目(61370153)
【分類號】：TN402

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李林功;異步電路及其應(yīng)用[J];無線電工程;2001年03期

2 陶冶,趙千川;異步電路的計算機(jī)輔助設(shè)計軟件[J];計算機(jī)工程與應(yīng)用;2005年27期

3 徐陽揚(yáng);周端;楊銀堂;張永鉑;廖偉明;;三輸入異步電路控制單元的設(shè)計實現(xiàn)[J];電子器件;2007年01期

4 熊祥玉;;關(guān)于異步電路中的競爭現(xiàn)象[J];江西師范大學(xué)學(xué)報(自然科學(xué)版);1989年04期

5 朱仲武;張慧芳;;脈沖異步電路經(jīng)典設(shè)計方法中一個應(yīng)當(dāng)更正的問題[J];江西理工大學(xué)學(xué)報;1990年01期

6 茅劍鋒,趙千川;異步電路驗證算法[J];計算機(jī)學(xué)報;2004年01期

7 張遠(yuǎn)奇,王靜;異步VLSI電路的低功耗技術(shù)研究[J];計算機(jī)工程與應(yīng)用;2001年05期

8 李翔宇;孫義和;;使用同步電路綜合工具優(yōu)化異步電路[J];計算機(jī)輔助設(shè)計與圖形學(xué)學(xué)報;2006年08期

9 蔣烈輝;一個異步電路的硬件模擬器設(shè)計[J];信息工程大學(xué)學(xué)報;2001年03期

10 谷佳華;周端;楊延飛;;基于Balsa-Xilinx FPGA的異步設(shè)計流程[J];微電子學(xué)與計算機(jī);2012年06期

相關(guān)博士學(xué)位論文 前6條

1 吳睿振;高速低功耗MPSoC仲裁研究[D];西安電子科技大學(xué);2014年

2 曾永紅;數(shù)據(jù)包異步電路的關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2007年

3 孫秀莉;基于動作細(xì)化的異步電路自動綜合[D];中國科學(xué)院研究生院（成都計算機(jī)應(yīng)用研究所）;2005年

4 徐陽揚(yáng);異步電路設(shè)計方法學(xué)研究[D];西安電子科技大學(xué);2009年

5 周端;GALS系統(tǒng)互連及設(shè)計方法的研究[D];西安電子科技大學(xué);2010年

6 彭瑤;基于GALS的多核SoC中強(qiáng)魯棒性通信接口研究[D];西安電子科技大學(xué);2012年

相關(guān)碩士學(xué)位論文 前9條

1 邢永濤;異步電路設(shè)計方法研究[D];北京大學(xué);2007年

2 郭宏泓;超低功耗異步電路設(shè)計研究[D];江蘇大學(xué);2009年

3 張夙;基于NCL邏輯的異步關(guān)鍵電路設(shè)計研究[D];西安電子科技大學(xué);2013年

4 羅玲玉;GALS設(shè)計方法[D];西安電子科技大學(xué);2008年

5 謝曄;基于Petri網(wǎng)的異步電路設(shè)計研究[D];江蘇大學(xué);2008年

6 薛琳平;基于Balsa的異步電路設(shè)計方法研究[D];西安電子科技大學(xué);2012年

7 谷佳華;基于Balsa的異步電路設(shè)計流程及方法的研究[D];西安電子科技大學(xué);2013年

8 明曉杰;基于NCL邏輯的異步MCU設(shè)計[D];西安電子科技大學(xué);2013年

9 史明華;SOC異步互聯(lián)技術(shù)研究[D];西安電子科技大學(xué);2007年

，

本文編號：2073740