本文選題：標準芯片單元 + 芯片管腳　； 參考：《電子技術應用》2017年12期

【摘要】：介紹了一種標準芯片單元可連通性的檢測方法,可以有效檢測標準芯片單元的可連通性,在布局布線階段之前,改進標準單元的版圖,或者增加布局布線的約束條件,從而保證標準芯片單元的設計對布局布線的友好性。通過對標準芯片單元的檢測和改進,可以有效提高芯片的整體可連通性,從而節(jié)約布局布線階段的工作時間,減少開發(fā)周期,提高芯片良率。本方法可以實現(xiàn)標準芯片單元庫的全覆蓋檢測,通過優(yōu)化算法,可以在盡可能減少芯片測試工作量的前提下,實現(xiàn)90%以上的隨機場景再現(xiàn)。通過在不同技術節(jié)點標準芯片單元檢測中的應用,有效地捕獲了標準芯片單元連通性的問題,在數(shù)字后端布局布線之前,改進或阻止了可能出現(xiàn)的不友好場景,提升了芯片后端設計的效率。
[Abstract]:This paper introduces a method to detect the connectivity of standard chip unit, which can effectively detect the connectivity of standard chip unit, improve the layout of standard cell before the layout and routing stage, or increase the constraint condition of layout and routing. Thus, the design of standard chip unit is friendly to layout and wiring. Through the detection and improvement of the standard chip unit, the overall connectivity of the chip can be improved effectively, thus saving the working time of the layout and wiring stage, reducing the development cycle and improving the chip yield. The method can realize the full coverage detection of the standard chip cell library. By optimizing the algorithm, the random scene reproduction of more than 90% can be realized under the premise of reducing the chip testing workload as much as possible. Through the application in the standard chip unit detection of different technical nodes, the problem of standard chip unit connectivity is effectively captured, and the unfriendly scenarios that may occur are improved or prevented before the digital back-end layout and routing. Improved the efficiency of the chip back-end design.
【作者單位】： 上�？请娮涌萍加邢薰�;
【分類號】：TN407

【相似文獻】

相關期刊論文 前10條

1 許進;論圖的堅韌度（Ⅰ）──基本理論[J];電子學報;1996年01期

2 王穎;王瑞春;;全定制版圖設計中共享技術初探[J];深圳信息職業(yè)技術學院學報;2009年04期

3 樊麗春;姚素英;;Mixed Signal IC的版圖設計[J];職業(yè)技術;2007年04期

4 吳塵;;模擬/混合信號IC版圖設計技術[J];漯河職業(yè)技術學院學報;2008年05期

5 張罡;;“集成電路版圖設計”實踐教學設計[J];科教文匯(下旬刊);2010年10期

6 方佳佶,章開和,唐璞山;基于約束圖的版圖壓縮算法[J];微電子學與計算機;1990年01期

7 程毅;R.Fujii;;一種用于集成電路版圖設計的二維符號緊縮新方法[J];重慶郵電學院學報;1993年02期

8 陳育人,過浩,徐鈞;版圖設計質量的過程控制[J];微電子技術;1998年02期

9 秦義壽,汪寧,吳金,劉其貴,常昌遠,魏同立;一種中頻接收電路的版圖設計[J];電子器件;2001年04期

10 韓曉霞,張明,姚慶棟;時序快速收斂的區(qū)域約束式版圖設計[J];浙江大學學報(工學版);2004年03期

相關會議論文 前1條

1 王穎;;精品課《集成電路版圖設計》建設淺論[A];Proceedings of 2010 National Vocational Education of Communications and Information Technology Conference (2010 NVCIC)[C];2010年

相關博士學位論文 前2條

1 林斌;光學鄰近校正技術和版圖熱點管理技術研究[D];浙江大學;2013年

2 溫宇杰;可編程邏輯核版圖自動生成方法研究[D];復旦大學;2005年

相關碩士學位論文 前10條

1 羅理達;版圖設計對電路設計的影響[D];復旦大學;2014年

2 袁藝丹;SPIC版圖設計對ESD能力影響的研究[D];電子科技大學;2014年

3 余羅;基于CML的高速串行發(fā)送器的研究與設計[D];電子科技大學;2015年

4 羊軍;基于SKILL語言的集成電路版圖數(shù)據(jù)處理程序開發(fā)[D];電子科技大學;2016年

5 馬瑞芳;基于Hadoop的圖像版圖提取算法的研究[D];西安電子科技大學;2016年

6 朱月珍;芯片版圖設計優(yōu)化技術研究[D];蘇州大學;2014年

7 向薛成;單軌電流模標準單元包設計[D];寧波大學;2015年

8 冉慶龍;功耗均衡單元庫的設計與實現(xiàn)[D];國防科學技術大學;2014年

9 曹宏濤;高可靠性I/O標準單元庫及其ESD防護設計[D];國防科學技術大學;2014年

10 劉金鑫;0.18μm抗輻射標準單元庫的設計與實現(xiàn)[D];山東大學;2016年

，

本文編號：1823326