發(fā)布時(shí)間：2018-03-16 12:51

  本文選題：模/數(shù)轉(zhuǎn)換器　切入點(diǎn)：壓控振蕩器　出處：《西安郵電大學(xué)》2017年碩士論文　論文類型：學(xué)位論文

【摘要】：作為腦-機(jī)接口的重要組成部分,植入式/穿戴式生物醫(yī)療電子器件承擔(dān)著對(duì)生物電信號(hào)的采集、處理以及傳輸?shù)热蝿?wù),而模/數(shù)轉(zhuǎn)換器(ADC:Analog-to-Digital Converter)則是采集系統(tǒng)的核心模塊�？紤]植入式/穿戴式的特殊應(yīng)用場合,生物醫(yī)療電子器件對(duì)內(nèi)部ADC的功耗和面積都有一定的要求。此外,伴隨著工藝尺寸的減小,電源電壓逐漸下降,傳統(tǒng)結(jié)構(gòu)的ADC在電壓域進(jìn)行量化的工作方式面臨著日益嚴(yán)峻的挑戰(zhàn)。針對(duì)以上背景,本論文設(shè)計(jì)了一種基于壓控振蕩器(VCO:Voltage Controlled Oscillator)的10-bit ADC,主要設(shè)計(jì)方案和創(chuàng)新之處包括:1.本文基于模擬-時(shí)間-數(shù)字(ATD:Analog-time-digital)的方式完成模/數(shù)轉(zhuǎn)換器的設(shè)計(jì)。通過電壓域信號(hào)和時(shí)間域信號(hào)的轉(zhuǎn)換,使量化過程完全在時(shí)間域內(nèi)完成,不僅消除了低電源電壓對(duì)電壓量化帶來的挑戰(zhàn),而且顯著減少了整個(gè)轉(zhuǎn)換器中模擬電路模塊的數(shù)量和規(guī)模,能夠有效減小芯片的面積;2.本文采用兩個(gè)完全相同的單端輸入VCO型ADC構(gòu)成全差分結(jié)構(gòu),相比單端輸入的ADC結(jié)構(gòu),全差分結(jié)構(gòu)具有良好的抑制共模干擾和改善非線性的能力,能夠優(yōu)化整個(gè)ADC的信噪比;3.為了減小芯片面積,本文采用反相器作為延遲單元來構(gòu)成三級(jí)環(huán)形VCO,并利用反相器結(jié)構(gòu)的延遲負(fù)反饋來產(chǎn)生振蕩波形。本文中的VCO電路結(jié)構(gòu)簡單、便于調(diào)節(jié),在不改變電路整體結(jié)構(gòu)的前提下,通過對(duì)延遲級(jí)數(shù)的調(diào)節(jié)即可實(shí)現(xiàn)振蕩周期的改變;4.在數(shù)字電路部分,本文采取10-bit全減電路將兩個(gè)單端ADC的數(shù)字輸出轉(zhuǎn)換成單端輸出。為了克服傳統(tǒng)減法電路結(jié)構(gòu)復(fù)雜、面積大、功耗高等缺點(diǎn),本設(shè)計(jì)提出了一種新型的基于多米諾連接結(jié)構(gòu)的二進(jìn)制減法器,能夠顯著減少M(fèi)OS管的使用數(shù)量,進(jìn)而減小芯片電路的功耗和面積。整個(gè)VCO型ADC采用0.18 μm標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)實(shí)現(xiàn),分別利用Cadence和Matlab對(duì)ADC電路進(jìn)行設(shè)計(jì)和仿真。在1-V電源電壓下,當(dāng)采樣速率為25KS/s時(shí),ADC的有效位數(shù)(ENOB)是9.17bit,信噪失真比(SNDR)是57dB。包括輸出驅(qū)動(dòng)電路在內(nèi),整個(gè)ADC的功耗是20.19 μW,品質(zhì)因數(shù)(FoM)是0.39 pJ/conversion-step。本文設(shè)計(jì)的10-bitADC有源面積為270μmx100μm,具有顯著的面積優(yōu)勢,非常適合植入式生物醫(yī)療電子的應(yīng)用。
[Abstract]:As an important part of brain-computer interface, implantable / wearable biomedical electronic devices are responsible for the collection, processing and transmission of bioelectrical signals. The ADC: Analog-to-Digital converter is the core module of the acquisition system. Considering the special application of implantable / wearable, biomedical electronic devices have certain requirements for the power consumption and area of internal ADC. With the decrease of process size, the power supply voltage decreases gradually, the traditional structure of ADC in voltage domain quantization is facing increasing challenges. In this paper, we design a 10-bit ADCs based on VCO: VCO: voltage Controlled Oscillator. The main design schemes and innovations include: 1. In this paper, A / D converter is designed based on ATD: ATD: Analog-time-digital converter. The signal in voltage domain is used to design A / D converter. And time domain signal conversion, The quantization process is completed completely in the time domain, which not only eliminates the challenge posed by low power supply voltage to voltage quantization, but also significantly reduces the number and size of analog circuit modules in the whole converter. In this paper, two identical single-terminal input VCO type ADC are used to form a fully differential structure. Compared with the single-ended input ADC structure, the fully differential structure has a good ability to suppress common-mode interference and improve the nonlinearity. The SNR of the whole ADC can be optimized. In order to reduce the chip area, the inverter is used as the delay unit to construct the three-stage annular VCO, and the negative feedback of the inverter is used to generate the oscillation waveform. The VCO circuit in this paper is simple in structure. Easy to adjust, without changing the whole structure of the circuit, the oscillation period can be changed by adjusting the delay series. In order to overcome the disadvantages of complex structure, large area and high power consumption of the traditional subtraction circuit, the digital output of two single-terminal ADC is converted into single-terminal output by 10-bit full subtraction circuit in order to overcome the disadvantages, such as complex structure, large area and high power consumption, etc. In this design, a new type of binary subtracter based on domino connection structure is proposed, which can significantly reduce the number of MOS transistors used, and then reduce the power consumption and area of the chip circuit. The whole VCO ADC is designed and implemented using 0.18 渭 m standard CMOS process. Cadence and Matlab are used to design and simulate the ADC circuit respectively. At 1-V power supply voltage, the effective bit number ENOB is 9.17 bit and the signal-noise-distortion ratio is 57 dB at the sampling rate of 25 KS / s, including the output drive circuit. The power consumption of the whole ADC is 20.19 渭 W and the quality factor is 0.39pJ / Conversion-step.The active area of the 10-bit ADC designed in this paper is 270 渭 mx100 渭 m, which is very suitable for the application of implanted biomedical electronics.
【學(xué)位授予單位】：西安郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TN792

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 Chris O·Connor;免調(diào)節(jié)壓控振蕩器[J];無線電工程;2001年02期

2 王雅靜;新穎的壓控振蕩器[J];今日電子;2003年11期

3 汪鑄;帥克;吳軍;;基于單片機(jī)控制的微波壓控振蕩器設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2005年24期

4 應(yīng)一幟;范忠;;高速鎖相環(huán)的核心部件壓控振蕩器的設(shè)計(jì)[J];重慶郵電學(xué)院學(xué)報(bào)(自然科學(xué)版);2006年04期

5 李維山;謝嘉;;雙調(diào)諧壓控振蕩器[J];硅谷;2010年23期

6 麥穗華;;壓控振蕩器[J];通訊裝備;1978年02期

7 梁毅強(qiáng);;集成壓控振蕩器及其應(yīng)用[J];集成電路應(yīng)用;1988年03期

8 葉世祿;模擬相乘器在正交壓控振蕩器中應(yīng)用[J];福州大學(xué)學(xué)報(bào)(自然科學(xué)版);1990年02期

9 馬耀廷;一種實(shí)用的壓控振蕩器[J];電子與自動(dòng)化;1995年01期

10 申永進(jìn),要志宏;小型化恒溫壓控振蕩器設(shè)計(jì)[J];半導(dǎo)體情報(bào);2000年03期

相關(guān)會(huì)議論文 前10條

1 李勇;方漢平;;一種研究介質(zhì)諧振壓控振蕩器的新方法[A];2009年全國微波毫米波會(huì)議論文集（下冊(cè)）[C];2009年

2 徐軍;薛良金;;毫米波鰭線壓控振蕩器[A];1993年全國微波會(huì)議論文集（下冊(cè)）[C];1993年

3 仲智剛;馮根寶;唐寧;;一種高精度的壓控振蕩器設(shè)計(jì)[A];中國通信集成電路技術(shù)與應(yīng)用研討會(huì)論文集[C];2004年

4 趙巖;;微帶壓控振蕩器的一種新的設(shè)計(jì)方法[A];1995年全國微波會(huì)議論文集（下冊(cè)）[C];1995年

5 孟令琴;;一種高穩(wěn)定、低相噪壓控振蕩器的研制[A];1995年全國微波會(huì)議論文集（上冊(cè)）[C];1995年

6 張睿奇;于洪喜;;混合結(jié)構(gòu)耿氏管壓控振蕩器[A];2005'全國微波毫米波會(huì)議論文集（第二冊(cè)）[C];2006年

7 葉親翔;李劍平;;介質(zhì)同軸諧振腔壓控振蕩器[A];1997年全國微波會(huì)議論文集（上冊(cè)）[C];1997年

8 徐建華;謝俊;徐銳敏;;W頻段混合集成體效應(yīng)管壓控振蕩器[A];2005年海峽兩岸三地?zé)o線科技學(xué)術(shù)會(huì)論文集[C];2005年

9 汪審權(quán);周海亮;趙天磊;竇強(qiáng);馬卓;;用于環(huán)形壓控振蕩器的前置有源降噪濾波電路[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

10 徐建華;徐銳敏;謝俊;;W頻段平面混合集成壓控振蕩器[A];2005'全國微波毫米波會(huì)議論文集（第二冊(cè)）[C];2006年

相關(guān)重要報(bào)紙文章 前8條

1 成都 溫成宜 編譯;寬頻帶壓控振蕩器[N];電子報(bào);2012年

2 北京 李國華 編譯;增強(qiáng)型三相輸出的壓控振蕩器[N];電子報(bào);2013年

3 重慶 尹申燕;簡易數(shù)字式壓控振蕩器[N];電子報(bào);2002年

4 安徽 劉生 編譯;擴(kuò)充RC壓控振蕩器的頻率范圍[N];電子報(bào);2014年

5 廣西 潘云忠 潘宜漾;可實(shí)現(xiàn)4W的PLL鎖相環(huán)調(diào)頻立體聲發(fā)射機(jī)制作[N];電子報(bào);2010年

6 ;ADI：ADF4350[N];通信產(chǎn)業(yè)報(bào);2008年

7 廣西 黃獻(xiàn)忠;實(shí)驗(yàn)鎖相環(huán)FM立體聲發(fā)射機(jī)[N];電子報(bào);2004年

8 遼寧 楊成偉;再談AFT和AFC不容混淆[N];電子報(bào);2000年

相關(guān)博士學(xué)位論文 前4條

1 唐長文;電感電容壓控振蕩器[D];復(fù)旦大學(xué);2004年

2 周海峰;極低電壓應(yīng)用的低功耗低相噪壓控振蕩器的研究與實(shí)現(xiàn)[D];浙江大學(xué);2009年

3 李麗;RF MEMS可變電容及壓控振蕩器的研究[D];河北工業(yè)大學(xué);2006年

4 徐衛(wèi)林;無線射頻通信片上系統(tǒng)的壓控振蕩器與電源管理的研究[D];武漢大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 王龍騰;基于高頻渦流模式的高效率電烙鐵的研究與設(shè)計(jì)[D];延邊大學(xué);2015年

2 龍高明;微波寬帶小步進(jìn)頻率源的研究[D];電子科技大學(xué);2015年

3 姜若愚;基于改進(jìn)噪聲模型的壓控振蕩器設(shè)計(jì)[D];電子科技大學(xué);2014年

4 劉歡;10GHz自適應(yīng)鎖相技術(shù)的研究[D];電子科技大學(xué);2014年

5 申紅偉;應(yīng)用于FPGA的鎖相環(huán)設(shè)計(jì)研究[D];西安電子科技大學(xué);2015年

6 唐攀;基于CMOS工藝的毫米波壓控振蕩器芯片設(shè)計(jì)[D];電子科技大學(xué);2015年

7 王佳琪;GaAs HBT壓控振蕩器輻照噪聲研究[D];西安電子科技大學(xué);2014年

8 嚴(yán)婷;基于GaAs HBT的壓控振蕩器的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2014年

9 王南南;應(yīng)用于臨近空間飛行器的Ka波段PLL的設(shè)計(jì)[D];北京交通大學(xué);2016年

10 朱從眾;用于探地雷達(dá)的超寬帶發(fā)射源的研究與設(shè)計(jì)[D];東南大學(xué);2015年

，

本文編號(hào)：1619998