壓接式IGBT器件封裝結(jié)構(gòu)對并聯(lián)芯片開通電流的影響與抑制
發(fā)布時間:2018-01-23 02:06
本文關(guān)鍵詞: 壓接式IGBT 寄生電感 瞬態(tài)電流分布 出處:《電網(wǎng)技術(shù)》2017年03期 論文類型:期刊論文
【摘要】:對于壓接式IGBT器件,封裝結(jié)構(gòu)引起的寄生參數(shù)不一致將導(dǎo)致開通瞬態(tài)過程中并聯(lián)IGBT芯片的電流分布不一致,使部分芯片在開關(guān)瞬態(tài)過程中的電流過沖太大,從而降低了開通性能。采用寄生參數(shù)提取、電路建模仿真以及實驗驗證的方法,首先在壓接式IGBT器件各并聯(lián)芯片驅(qū)動回路參數(shù)一致的條件下,研究了發(fā)射極凸臺布局對并聯(lián)芯片開通電流一致性的影響。其次,在發(fā)射極凸臺布局完全對稱的情況下,研究了柵極PCB板不對稱布局對各并聯(lián)芯片開通電流一致性的影響。最后,提出了一種可以改善各并聯(lián)芯片開通電流一致性的雙針+雙層PCB板的驅(qū)動結(jié)構(gòu),并分析了該結(jié)構(gòu)的均流效果。
[Abstract]:For IGBT devices with voltages, the parasitic parameters caused by encapsulation structure will cause the current distribution of parallel IGBT chips to be inconsistent during the transient process of switching on. Part of the chip in the switching transient process of the current overshoot is too large, thus reducing the turn-on performance, using parasitic parameters extraction, circuit modeling and simulation and experimental verification method. Firstly, under the condition of the same driving circuit parameters of the parallel chip of IGBT devices, the effect of emitter configuration on the on-off current consistency of the parallel chip is studied. Second, the influence of the configuration of the emitter on the on-off current of the parallel chip is studied. In the case of complete symmetry of the emitter beam layout, the effect of the asymmetric grid PCB board layout on the on-off current consistency of the parallel chips is studied. This paper presents a dual needle double layer PCB driver structure which can improve the on-off current consistency of the parallel chips and analyzes the current-sharing effect of the structure.
【作者單位】: 新能源電力系統(tǒng)國家重點實驗室(華北電力大學(xué));全球能源互聯(lián)網(wǎng)研究院;
【基金】:國家科技重大專項集成電路專項(2015ZX02301) 國家自然科學(xué)基金項目(51477048) 國家能源應(yīng)用技術(shù)研究及示范工程項目(NY20150705) 中央高;究蒲袠I(yè)務(wù)費專項資金資助(JB2016112)~~
【分類號】:TN322.8
【正文快照】: Technology Research And Engineering Demonstration Project(NY20150705).Project Supported by the Fundamental Research Funds forthe Central Universities(JB2016112).驗驗證的方法,首先在壓接式IGBT器件各并聯(lián)芯片驅(qū)動回路參數(shù)一致的條件下,研究了發(fā)射極凸臺布局對并
【相似文獻】
相關(guān)期刊論文 前4條
1 巨峰峰;姚偉明;翁長羽;劉道廣;;IGBT器件柵極漏電問題研究[J];半導(dǎo)體技術(shù);2012年09期
2 代媛媛;賈新章;王少熙;;MOSFET和IGBT器件在開關(guān)電源中的一種應(yīng)用方法及其仿真[J];電子器件;2006年03期
3 杜鵬英;任國海;杜少武;劉正之;;基于IGBT器件的大功率DC/DC電源并聯(lián)技術(shù)研究[J];原子能科學(xué)技術(shù);2006年03期
4 ;[J];;年期
相關(guān)會議論文 前1條
1 饒祖剛;王銳;陸界江;趙雁;高景倩;;溝槽柵場終止型IGBT器件形貌結(jié)構(gòu)的開發(fā)[A];第二十五屆中國(天津)2011’IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會議論文集[C];2011年
相關(guān)碩士學(xué)位論文 前1條
1 楊玲玲;新型IGBT器件的設(shè)計與建模[D];廈門大學(xué);2009年
,本文編號:1456387
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/1456387.html
最近更新
教材專著