本文關(guān)鍵詞：考慮多時鐘周期瞬態(tài)脈沖疊加的鎖存窗屏蔽模型

  更多相關(guān)文章： 鎖存窗屏蔽 脈沖疊加 多時鐘周期 扇出重匯聚

【摘要】：集成電路工藝水平的提升,使得由單粒子瞬態(tài)脈沖造成的芯片失效越發(fā)不容忽視.為了準(zhǔn)確計算單粒子瞬態(tài)脈沖對鎖存器造成的失效率,提出一種考慮多時鐘周期瞬態(tài)脈沖疊加的鎖存窗屏蔽模型.使用提出的考慮扇出重匯聚的敏化路徑逼近搜索算法查找門節(jié)點到達(dá)鎖存器的敏化路徑,并記錄路徑延遲;在扇出重匯聚路徑上,使用提出的脈沖疊加計算方法對脈沖進(jìn)行疊加;對傳播到達(dá)鎖存器的脈沖使用提出的鎖存窗屏蔽模型進(jìn)行失效率的計算.文中的鎖存窗屏蔽模型可以準(zhǔn)確計算扇出重匯聚導(dǎo)致的脈沖疊加,并對多時鐘周期情形具有很好的適用性.針對ISCAS’85基準(zhǔn)電路的軟錯誤率評估結(jié)果表明,與不考慮多時鐘周期瞬態(tài)脈沖疊加的方法相比,文中方法使用不到2倍的時間開銷,平均提高7.5%的軟錯誤率評估準(zhǔn)確度.
【作者單位】： 合肥工業(yè)大學(xué)計算機(jī)與信息學(xué)院;安徽大學(xué)計算機(jī)科學(xué)與技術(shù)學(xué)院;合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院;合肥工業(yè)大學(xué)數(shù)學(xué)學(xué)院;
【基金】：國家自然科學(xué)基金(No.61371025,No.61574052,No.61674048,No.61604001)
【分類號】：TN40
【正文快照】： 1引言工藝尺寸的降低,使得空間輻射效應(yīng)引起的軟錯誤成為納米集成電路相當(dāng)主要的不可靠因素來源之一[1,2].軟錯誤是由集成電路瞬態(tài)故障引起的暫時性錯誤,而集成電路發(fā)生瞬態(tài)故障的主要原因是空間輻射環(huán)境中各種能量的中子或芯片封裝材料中鈾和釷摻雜發(fā)生放射性衰減發(fā)出α粒子

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 王宏江;一種帶讀數(shù)鎖存的峰值檢測電路[J];儀表技術(shù);1995年06期

2 方佩敏;欠壓鎖存和短路保護(hù)電路[J];電子世界;2005年06期

3 A.H.Johnston,M.P.Baze,蔡永才;確定集成電路銷存通道的一些實驗方法[J];微電子學(xué);1986年05期

4 王洪瑞;方一鳴;;一種實用的顯示保持電路[J];自動化儀表;1990年12期

5 豐冬梅;CIPS 智能票箱的數(shù)據(jù)鎖存[J];計算機(jī)應(yīng)用;1989年S1期

6 京增^y雄 ,倪沛然;CMOSIC的鎖存現(xiàn)象的解析[J];微電子學(xué);1983年02期

7 朱發(fā)祥;;關(guān)于VD5027的不鎖存應(yīng)用[J];電子制作;2001年07期

8 Carlos Cossio;;不用H橋電路驅(qū)動一只單線圈鎖存繼電器[J];電子設(shè)計技術(shù);2009年06期

9 JC Maillet;;鎖存繼電器的CMOS電路[J];電子設(shè)計技術(shù);2011年03期

10 JC Maillet;;鎖存繼電器的CMOS電路[J];電子設(shè)計技術(shù);2011年07期

中國重要報紙全文數(shù)據(jù)庫 前3條

1 云南 李雁雨 編譯;555定時器驅(qū)動的LED電路[N];電子報;2011年

2 黑龍江 劉鳳山;機(jī)動車安全行駛提醒器[N];電子報;2010年

3 湖北 魯強(qiáng) 編譯;基于CMOS的鎖存繼電器[N];電子報;2012年

，

本文編號：1205080