恒定導通時間控制的頻率可調(diào)BUCK型DC-DC的研究與設計
發(fā)布時間:2020-12-25 21:38
便攜式電子產(chǎn)品的不斷普及,使人們對電子產(chǎn)品的性能也有越來越高的要求,作為電子產(chǎn)品的能量來源,電源芯片性能的好壞直接決定了電子產(chǎn)品的優(yōu)劣。在集成電路技術不斷突破和追求綠色環(huán)保的大環(huán)境下,電源管理類芯片在朝著高效率、高集成度、低壓大電流以及低的電磁干擾的方向不斷發(fā)展。DC-DC穩(wěn)壓器作為電源管理類芯片的一種,以其轉換效率高、輸入輸出電壓范圍廣、集成度高和帶載能力強的優(yōu)勢受到人們的青睞,并具有廣闊的發(fā)展空間。本文以DC-DC穩(wěn)壓器為研究對象,對采用不同調(diào)制模式和控制方式的電路架構的優(yōu)缺點進行了分析,并重點研究了電流模恒定導通時間控制模式。該模式具有結構簡單,瞬態(tài)響應快等優(yōu)點,但是其工作頻率會隨著系統(tǒng)輸入輸出電壓的變化而變化,這給電磁干擾的處理增加了難度。針對架構本身的缺點,在保證系統(tǒng)能夠穩(wěn)定工作的前提下,本文對其進行了優(yōu)化設計:針對工作頻率隨著系統(tǒng)輸入輸出電壓的變化而變化的問題,在設計導通時間定時器時采用自適應的技術,將導通時間設置為輸入輸出電壓的函數(shù),消除該模式下輸入輸出電壓對工作頻率的影響;采用偽鎖相環(huán)技術,通過設計定時器電路將定時器與鎖相環(huán)相結合,使系統(tǒng)的工作頻率跟蹤內(nèi)部振蕩器頻率進一...
【文章來源】:西安電子科技大學陜西省 211工程院校 教育部直屬院校
【文章頁數(shù)】:82 頁
【學位級別】:碩士
【部分圖文】:
頻率檢測電路仿真結果
Rt圖4.3 內(nèi)部振蕩器充電電流產(chǎn)生電路圖4.4 內(nèi)部振蕩器充電電流產(chǎn)生電路仿真結果基準電壓 VREF為 1.2V,clk_dect 為高電平,LA2 為低電平,對 VLPF進行直流掃描,內(nèi)部振蕩器充電電流產(chǎn)生電路的仿真結果如圖 4.4 所示。由仿真結果可知,電路的輸出電流在 IRt電流的基礎上根據(jù) VLPF偏離 VREF的大小進行調(diào)整,實現(xiàn)了電路的設計目標。
西安電子科技大學碩士學位論文假設 221 2 3RKR R R (4-2)則12in inKI VK (4-3)由式(4-3)可知,當電阻 R1、R2和 R3的確定時,該電路產(chǎn)生一個與輸入電壓成正比的電流。令21KKK (4-4)則in inI KV(4-5)
【參考文獻】:
期刊論文
[1]開關變換器調(diào)制與控制技術綜述[J]. 周國華,許建平. 中國電機工程學報. 2014(06)
[2]多相并聯(lián)同步Buck變換器控制技術進展[J]. 陳亞愛,金雍奧. 電源技術. 2011(11)
[3]自適應開啟時間的Buck型DC-DC控制器設計實現(xiàn)[J]. 李演明,來新泉,袁冰,賈新章,張偉,葉強. 半導體學報. 2008(07)
[4]同步整流關鍵技術及其主要拓撲分析[J]. 趙睿,張波. 電路與系統(tǒng)學報. 2004(03)
博士論文
[1]高效率大負載高集成電源芯片設計技術研究[D]. 袁冰.西安電子科技大學 2009
碩士論文
[1]同步固定導通時間控制的降壓型DC/DC芯片的設計[D]. 郭帥.西安電子科技大學 2015
[2]一種適用于高精度DC/DC變換器的寬頻鎖定技術研究[D]. 趙倬毅.電子科技大學 2015
[3]基于自適應導通時間的高效BUCK變換器的設計與研究[D]. 張瑜.電子科技大學 2015
[4]多相寬頻大電流降壓型DC/DC芯片的設計與實現(xiàn)[D]. 劉艷樂.西安電子科技大學 2014
[5]大功率同步降壓DC/DC轉換器研究與設計[D]. 劉焱.電子科技大學 2012
[6]高效降壓型DC-DC轉換器芯片的分析和設計[D]. 黃楊.華中科技大學 2009
[7]電荷泵鎖相環(huán)設計及其IP實現(xiàn)技術研究[D]. 游國福.國防科學技術大學 2006
本文編號:2938432
【文章來源】:西安電子科技大學陜西省 211工程院校 教育部直屬院校
【文章頁數(shù)】:82 頁
【學位級別】:碩士
【部分圖文】:
頻率檢測電路仿真結果
Rt圖4.3 內(nèi)部振蕩器充電電流產(chǎn)生電路圖4.4 內(nèi)部振蕩器充電電流產(chǎn)生電路仿真結果基準電壓 VREF為 1.2V,clk_dect 為高電平,LA2 為低電平,對 VLPF進行直流掃描,內(nèi)部振蕩器充電電流產(chǎn)生電路的仿真結果如圖 4.4 所示。由仿真結果可知,電路的輸出電流在 IRt電流的基礎上根據(jù) VLPF偏離 VREF的大小進行調(diào)整,實現(xiàn)了電路的設計目標。
西安電子科技大學碩士學位論文假設 221 2 3RKR R R (4-2)則12in inKI VK (4-3)由式(4-3)可知,當電阻 R1、R2和 R3的確定時,該電路產(chǎn)生一個與輸入電壓成正比的電流。令21KKK (4-4)則in inI KV(4-5)
【參考文獻】:
期刊論文
[1]開關變換器調(diào)制與控制技術綜述[J]. 周國華,許建平. 中國電機工程學報. 2014(06)
[2]多相并聯(lián)同步Buck變換器控制技術進展[J]. 陳亞愛,金雍奧. 電源技術. 2011(11)
[3]自適應開啟時間的Buck型DC-DC控制器設計實現(xiàn)[J]. 李演明,來新泉,袁冰,賈新章,張偉,葉強. 半導體學報. 2008(07)
[4]同步整流關鍵技術及其主要拓撲分析[J]. 趙睿,張波. 電路與系統(tǒng)學報. 2004(03)
博士論文
[1]高效率大負載高集成電源芯片設計技術研究[D]. 袁冰.西安電子科技大學 2009
碩士論文
[1]同步固定導通時間控制的降壓型DC/DC芯片的設計[D]. 郭帥.西安電子科技大學 2015
[2]一種適用于高精度DC/DC變換器的寬頻鎖定技術研究[D]. 趙倬毅.電子科技大學 2015
[3]基于自適應導通時間的高效BUCK變換器的設計與研究[D]. 張瑜.電子科技大學 2015
[4]多相寬頻大電流降壓型DC/DC芯片的設計與實現(xiàn)[D]. 劉艷樂.西安電子科技大學 2014
[5]大功率同步降壓DC/DC轉換器研究與設計[D]. 劉焱.電子科技大學 2012
[6]高效降壓型DC-DC轉換器芯片的分析和設計[D]. 黃楊.華中科技大學 2009
[7]電荷泵鎖相環(huán)設計及其IP實現(xiàn)技術研究[D]. 游國福.國防科學技術大學 2006
本文編號:2938432
本文鏈接:http://sikaile.net/kejilunwen/dianlilw/2938432.html
教材專著