針對(duì)某一高密度印制電路板中,在板DC/DC Buck開關(guān)電源經(jīng)電源分配網(wǎng)絡(luò)對(duì)鄰近低壓差分信號(hào)線造成干擾的現(xiàn)象進(jìn)行建模分析和量化研究,以指導(dǎo)和改善印制電路板的布局和布線設(shè)計(jì)。在實(shí)測(cè)和分析該現(xiàn)象干擾源特征、干擾耦合機(jī)理的基礎(chǔ)上,建立起同步Buck變換器干擾源的電路預(yù)測(cè)模型,并基于有限時(shí)域積分方法提取出12V電源分配網(wǎng)絡(luò)與低壓差分信號(hào)線間的干擾耦合通道的PEEC高頻電路模型。利用上述兩模型,實(shí)現(xiàn)了低壓差分信號(hào)線所受尖峰干擾的準(zhǔn)確預(yù)測(cè)�；谏鲜鲴詈贤ǖ滥Ｐ�,仿真研究了電源分配網(wǎng)絡(luò)與低壓差分信號(hào)線間距離、平行長(zhǎng)度等因素對(duì)耦合強(qiáng)弱的影響,并提出若干改善設(shè)計(jì)措施。 

【文章來源】：電機(jī)與控制學(xué)報(bào). 2014年09期 北大核心

【文章頁數(shù)】：6 頁

【文章目錄】：
0 引言
1 多層印制板開關(guān)電源對(duì)LVDS信號(hào)的干擾
2 開關(guān)電源對(duì)LVDS尖峰干擾的模型
    2.1 Buck變換器尖峰噪聲模型
    2.2 PDN與LVDS近場(chǎng)耦合模型
        2.2.1 PDN與LVDS耦合參數(shù)模型的提取
        2.2.2 PDN與LVDS端接器件的等效模型
3 干擾模型的驗(yàn)證和分析
    3.1 干擾模型的預(yù)測(cè)和驗(yàn)證
    3.2 PDN與LVDS耦合分析與改善
4 結(jié)論


【參考文獻(xiàn)】：
期刊論文
[1]Flyback開關(guān)電源近場(chǎng)磁輻射預(yù)測(cè)與抑制[J]. 張曉光,和軍平,孫力,王毅.  電機(jī)與控制學(xué)報(bào). 2010(10)
[2]離線式PWM開關(guān)電源傳導(dǎo)電磁干擾的分析研究[J]. 和軍平,姜建國.  中國電機(jī)工程學(xué)報(bào). 2003(06)
[3]互連封裝結(jié)構(gòu)電特性分析中的改進(jìn)PEEC三維建模[J]. 曹毅,李征帆,毛吉峰.  電子學(xué)報(bào). 2000(02)



本文編號(hào)：2918003