為了延續(xù)摩爾定律的發(fā)展,芯片逐漸向三維集成技術(shù)拓展。在三維集成技術(shù)中,3D PDN(Three-Dimension Power Delivery Network)為整個(gè)芯片提供穩(wěn)定的電壓,在一些特殊情況下,這將帶來(lái)更大的電流密度和更復(fù)雜的電流切換方式,導(dǎo)致嚴(yán)重的電源完整性問(wèn)題,影響芯片功能,因此穩(wěn)定的3D PDN設(shè)計(jì)成為高性能三維集成技術(shù)的關(guān)鍵。在3D PDN的研究中,本文開(kāi)展了如下工作:針對(duì)3D PDN設(shè)計(jì)中直流壓降問(wèn)題,本文采用基于寄生電阻分布的3D PDN分析方法,并探究了電流分布對(duì)直流壓降的影響,分析指出,在3D PDN設(shè)計(jì)中根據(jù)芯片的電流分布,選擇合適的3D PDN設(shè)計(jì)方案,可以有效降低3D PDN的直流壓降。文章進(jìn)一步討論了TSV(Through Silicon Vias)的設(shè)計(jì)對(duì)3D PDN寄生電阻分布的影響,在相同的設(shè)計(jì)資源下,采用TSV平均分布的設(shè)計(jì)方案可以降低3D PDN的平均寄生電阻,降幅為43%,有利于降低電流平均分布狀態(tài)下3D PDN的直流壓降,而采用TSV密集分布的設(shè)計(jì)方案可以降低3D PDN的最小寄生電阻,有利于降低電流分布不均勻狀態(tài)下的直流壓降。本文采用...

【文章頁(yè)數(shù)】：102 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究背景和意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文的研究?jī)?nèi)容及工作安排
第二章 PDN理論基礎(chǔ)
    2.1 PDN的結(jié)構(gòu)及組成
    2.2 3D PDN簡(jiǎn)介
    2.3 LDO的穩(wěn)定性分析
    2.4 本章小結(jié)
第三章 基于寄生電阻分布的3D PDN設(shè)計(jì)與分析
    3.1 3D PDN的研究方法
    3.2 基于寄生電阻的IR壓降分析
        3.2.1 小規(guī)模3D PDN的寄生電阻分布
        3.2.2 小規(guī)模3D PDN的 IR壓降分析
    3.3 TSV的設(shè)計(jì)對(duì)3D PDN寄生電阻分布的影響
        3.3.1 TSV直徑對(duì)3D PDN寄生電阻分布的影響
        3.3.2 TSV位置對(duì)3D PDN寄生電阻分布的影響
    3.4 3D PDN的分割式分析
    3.5 本章小結(jié)
第四章 3D PDN上 LDO陣列的設(shè)計(jì)與分析
    4.1 P/G TSV對(duì)仿真結(jié)構(gòu)
    4.2 基于TSV的3D PDN設(shè)計(jì)
        4.2.1 3D PDN的結(jié)構(gòu)與參數(shù)分析
        4.2.2 3D PDN的 SSN噪聲分析與優(yōu)化
    4.3 基于聯(lián)合仿真方案的3D PDN性能分析
        4.3.1 3D PDN聯(lián)合仿真方案
        4.3.2 基于DFC頻率補(bǔ)償?shù)腖DO電路
        4.3.3 3D PDN上 LDO的頻率特性
        4.3.4 基于LDO陣列的3D PDN瞬態(tài)特性
        4.3.5 3D PDN的電容設(shè)計(jì)與分析
    4.4 本章小結(jié)
第五章 總結(jié)與展望
    5.1 論文總結(jié)
    5.2 工作展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介



本文編號(hào)：3813190