【摘要】：星載光譜儀的數(shù)據(jù)接口為L(zhǎng)VDS接口,為快速地將其轉(zhuǎn)換為地面民用設(shè)備,設(shè)計(jì)了LVDS轉(zhuǎn)千兆以太網(wǎng)適配器。適配器采用FPGA為主控芯片,接收光譜儀發(fā)送的串行的圖像數(shù)據(jù),并將其封裝為以太網(wǎng)幀格式,然后通過網(wǎng)口芯片傳輸給上位機(jī);同時(shí)適配器接收上位機(jī)發(fā)送的命令數(shù)據(jù),并轉(zhuǎn)發(fā)給光譜儀。實(shí)驗(yàn)結(jié)果表明,適配器在傳輸速率為43 Mbit/s時(shí),連續(xù)運(yùn)行48 h,誤碼率為0,在實(shí)驗(yàn)室條件和自然條件下均能穩(wěn)定傳輸數(shù)據(jù),可作為光譜儀的轉(zhuǎn)換接口。
【圖文】：

ControlProtocol)時(shí)，若傳輸過程中丟失數(shù)據(jù)包，該協(xié)議要求重發(fā)丟失的數(shù)據(jù)包，這時(shí)需要在適配器中開辟很大的緩沖區(qū)，也會(huì)導(dǎo)致傳輸時(shí)間不可控，且TCP協(xié)議的開銷很大，也會(huì)降低有效的數(shù)據(jù)傳輸速率［2］。當(dāng)采用用戶數(shù)據(jù)報(bào)協(xié)議UDP(UserDatagramProtocol)時(shí)，雖然有可能丟失數(shù)據(jù)包［3］，但適配器的應(yīng)用場(chǎng)合是點(diǎn)對(duì)點(diǎn)傳輸，電纜連接和電磁環(huán)境固定不變，誤碼可控，即使圖像數(shù)據(jù)出現(xiàn)數(shù)據(jù)錯(cuò)誤的現(xiàn)象，數(shù)據(jù)包也有校驗(yàn)功能，將對(duì)應(yīng)的數(shù)據(jù)包舍棄，并不影響測(cè)量結(jié)果，因此本設(shè)計(jì)采用UDP協(xié)議。1．2整體設(shè)計(jì)系統(tǒng)整體如圖1所示。圖1系統(tǒng)整體結(jié)構(gòu)圖適配器接收成像電路發(fā)送的串行LVDS數(shù)據(jù)，經(jīng)數(shù)據(jù)緩沖、UDP/IP協(xié)議封裝后送入介質(zhì)訪問控制MAC(MediaAccessControl)芯片，此時(shí)MAC芯片會(huì)將IP數(shù)據(jù)包按MAC幀格式送入物理層PHY(PHYsicallayer)芯片，經(jīng)以太網(wǎng)口輸出到上位機(jī)。同時(shí)上位機(jī)發(fā)送曝光時(shí)間、工作模式等控制命令，該命令由MAC芯片接收后送入現(xiàn)場(chǎng)可編程門陣列FPGA(Field-Program-mableGateArray)，F(xiàn)PGA將其解碼并通過通用異步收發(fā)傳輸器UART(UniversalAsynchronousReceiver/Transmitter)模塊轉(zhuǎn)為異步串行數(shù)據(jù)經(jīng)RS－422總線發(fā)送給成像電路。除此之外，成像電路將CCD的工作溫度等狀態(tài)信息也通過RS－422總線發(fā)送給適配器，適配器將其轉(zhuǎn)換為UDP數(shù)據(jù)包發(fā)送給上位機(jī)。2硬件電路設(shè)計(jì)2．1方案設(shè)計(jì)方案設(shè)計(jì)中有3種方案可供選擇，如表1所示。表1方案描述方案方案描述優(yōu)缺點(diǎn)FPGA+CPU+PHY采用FPGA+CPU+PHY架構(gòu)，CPU是內(nèi)置以太網(wǎng)口的單片機(jī)、ARM或DSP等。FPGA實(shí)現(xiàn)LVDS接口的串并轉(zhuǎn)換功能，CPU通過移植嵌入式操作系統(tǒng)實(shí)現(xiàn)以太網(wǎng)數(shù)據(jù)傳輸功能［4］。優(yōu)點(diǎn):開發(fā)量校缺點(diǎn):在嵌入式操作系統(tǒng)下，機(jī)時(shí)受軟件調(diào)度的影響，不能保證以太網(wǎng)

將串行的LVDS圖像數(shù)據(jù)轉(zhuǎn)換為16bit的并行數(shù)據(jù)，然后存入數(shù)據(jù)緩沖模塊。LVDS即低電壓差分信號(hào)，，是美國(guó)國(guó)家半導(dǎo)體公司在1994年提出的一種信號(hào)傳輸模式。LVDS是一種電平標(biāo)準(zhǔn)，這種技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數(shù)據(jù)，可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或一點(diǎn)對(duì)多點(diǎn)的連接。LVDS技術(shù)用于簡(jiǎn)單的線路驅(qū)動(dòng)器和接收器物理層器件［10］。光譜儀的LVDS總線是一種同步串行總線，由3個(gè)信號(hào)，6根線(3組差分線對(duì))構(gòu)成。類似串行外設(shè)接口SPI(SerialPeripheralInterface)總線，但是是單向傳輸［11］。該模塊接收數(shù)據(jù)的時(shí)序圖如圖2所示。圖2數(shù)據(jù)接收時(shí)序圖圖像數(shù)據(jù)接收模塊在Frame信號(hào)為低電平時(shí)，每個(gè)CLK的上升沿讀取一位數(shù)據(jù)。由于每個(gè)圖像的像元為16bit，因此每讀滿16bit數(shù)據(jù)便存入數(shù)據(jù)緩沖模塊。考慮到LVDS信號(hào)的傳輸速率為43MHz，而適配器系統(tǒng)時(shí)鐘為50MHz，所以設(shè)計(jì)了一個(gè)數(shù)據(jù)緩沖模塊來負(fù)責(zé)信號(hào)跨時(shí)鐘域的傳輸。數(shù)據(jù)緩沖模塊由兩個(gè)雙端口RAM組成，寫端口位寬為16bit，讀端口位寬為32bit，采用乒乓緩存策略，當(dāng)一個(gè)RAM寫滿之后才發(fā)送讀使能信號(hào)，此時(shí)新接收的數(shù)據(jù)存入另一個(gè)RAM。由于讀操作的速率和位寬都大于寫操作，所以并不會(huì)出現(xiàn)RAM還沒讀完就有新數(shù)據(jù)寫入的情況，這樣就避免了對(duì)一塊存儲(chǔ)區(qū)域的同時(shí)讀寫，從而避免異步時(shí)序中沖突等問題。3．2UDP/IP模塊UDP/IP模塊是適配器的核心部分，考慮到該模塊既要完成與其他模塊以及MAC芯片通訊的硬件接口功能，又要完成初始化MAC芯片、地址解析協(xié)議ARP(AddressResolutionProtocol)協(xié)商、協(xié)議包的封裝與解析等邏輯功能，并且這些邏輯功能又依賴于上述的硬件接口功能，因此引入了級(jí)層的概念，即上級(jí)的功能通過調(diào)用下級(jí)來實(shí)現(xiàn)，使其邏輯更清晰、代碼更簡(jiǎn)潔。該模塊分為3個(gè)級(jí)層，分別?
【作者單位】： 中國(guó)科學(xué)院安徽光學(xué)精密機(jī)械研究所;中國(guó)科學(xué)技術(shù)大學(xué);
【基金】：國(guó)家自然科學(xué)基金項(xiàng)目(41275037) 安徽省自然科學(xué)基金項(xiàng)目(1408085MKL49)
【分類號(hào)】：TH744.1;TP393.11

【相似文獻(xiàn)】

相關(guān)博士學(xué)位論文 前1條

1 劉懿;基于千兆以太網(wǎng)的紫外成像光譜關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)院研究生院（上海技術(shù)物理研究所）;2014年

相關(guān)碩士學(xué)位論文 前2條

1 瞿鑫;基于FPGA的嵌入式千兆以太網(wǎng)相機(jī)傳輸系統(tǒng)的設(shè)計(jì)[D];電子科技大學(xué);2014年

2 吳建兵;基于GPRS的便攜式灌區(qū)數(shù)據(jù)傳輸儀的研制[D];西北農(nóng)林科技大學(xué);2006年

本文編號(hào)：2548423