隨著科技發(fā)展,信息量指數爆炸增長,信息傳遞除了面對面交流之外,更多的是由通信網絡來進行信息交互。高級長期演進(Long Term Evolution-Advanced,LTE-A)系統(tǒng),已經發(fā)展為當前移動通信技術的主流。通信網絡安全也漸漸被國家所重視。目前網絡犯罪,通信詐騙等行為頻發(fā),使得國家在安保建設方向傾注了大量的人力物力,因此對LTE-A通信系統(tǒng)的監(jiān)測捕獲需求就變得非常迫切。為滿足對LTE-A通信網絡的監(jiān)測需求,本文對下行LTE-A接收解析鏈路進行了研究,在當前通信技術的基礎上,通過改進創(chuàng)新設計出符合實際項目需求的LTEA鏈路的解析方法。通過對空口LTE-A通信信號的接收處理,監(jiān)測和識別出敏感用戶與基站之間的隨機接入信令,從而達到捕獲敏感用戶的接入標識并進行業(yè)務數據監(jiān)測的目的。在工程實現過程中,考慮到FPGA與DSP對信號處理的各自優(yōu)勢,采用FPGA+DSP架構進行硬件實現。本文的主要創(chuàng)新及具體工作如下:1.設計出符合實際需求的同步方法并用FPGA加以實現,滿足對4個小區(qū)快速建立下行同步的項目需求,并設計相應的同步追蹤與頻偏估計方法,以保證數據持續(xù)解析的能力。2.為了解決系統(tǒng)在低...

【文章頁數】：102 頁

【學位級別】：碩士

【文章目錄】：
摘要
abstract
注釋表
第1章 引言
    1.1 論文研究背景及意義
    1.2 論文研究現狀
        1.2.1 LTE-A通信系統(tǒng)研究現狀
        1.2.2 監(jiān)測捕獲技術研究現狀
    1.3 論文主要研究內容
    1.4 論文組織架構和工作安排
第2章 LTE-A空口監(jiān)測平臺開發(fā)概述
    2.1 LTE-A系統(tǒng)關鍵技術
        2.1.1 OFDM技術
        2.1.2 中繼技術
        2.1.3 載波聚合技術
    2.2 LTE-A網絡系統(tǒng)結構
        2.2.1 LTE-A系統(tǒng)幀結構
        2.2.2 LTE-A系統(tǒng)資源
        2.2.3 LTE-A系統(tǒng)下行物理信道
    2.3 系統(tǒng)開發(fā)平臺
        2.3.1 系統(tǒng)硬件平臺概述
        2.3.2 軟件開發(fā)環(huán)境介紹
    2.4 本章小結
第3章 多小區(qū)空口監(jiān)測目標捕獲識別系統(tǒng)設計
    3.1 空口監(jiān)測目標捕獲識別系統(tǒng)功能分析
    3.2 多小區(qū)監(jiān)測關鍵技術以及難點分析
    3.3 多小區(qū)同步
        3.3.1 本地同步信號PSS生成
        3.3.2 本地同步信號SSS生成
        3.3.3 同步步驟
    3.4 二維LMMSE信道估計設計
    3.5 聚類盲檢算法研究與設計
    3.6 隨機接入過程
        3.6.1 隨機接入過程同步階段
        3.6.2 隨機接入競爭解決階段
    3.7 LTE-A目標捕獲識別系統(tǒng)框架
    3.8 本章小結
第4章 LTE-A下行信道處理架構的FPGA設計
    4.1 多通道控制架構
    4.2 變頻器FPGA設計
    4.3 小區(qū)同步
        4.3.1 小區(qū)同步流程
        4.3.2 同步追蹤定時調整
        4.3.3 頻偏補償
    4.4 多小區(qū)物理下行信道的FPGA架構設計
        4.4.1 PBCH接收處理過程
        4.4.2 PCFICH接收處理過程
        4.4.3 PDCCH接收處理過程
        4.4.4 PDSCH接收處理過程
    4.5 FPGA與 DSP通信設計
    4.6 本章小結
第5章 多小區(qū)空口監(jiān)測捕獲系統(tǒng)仿真與驗證
    5.1 多小區(qū)空口監(jiān)測系統(tǒng)環(huán)境搭建
    5.2 小區(qū)同步的FPGA仿真與測試
        5.2.1 下行信號同步仿真與測試
        5.2.2 同步跟蹤TIME調整頻偏補償FPGA仿真與測試
    5.3 信道估計FPGA仿真與測試
    5.4 物理下行信道的FPGA仿真與測試
        5.4.1 PBCH接收處理的FPGA仿真與測試
        5.4.2 PCFICH接收處理的FPGA仿真與測試
        5.4.3 PDCCH接收處理的FPGA仿真與測試
        5.4.4 PDSCH接收處理的FPGA仿真與測試
    5.5 FPGA對下行信令的提取
        5.5.1 MIB消息提取解析
        5.5.2 系統(tǒng)消息解析實現
        5.5.3 尋呼消息解析實現
        5.5.4 隨機接入消息解析實現
    5.6 系統(tǒng)模塊的性能評估
        5.6.1 系統(tǒng)時延性能分析
        5.6.2 目標信號捕獲識別性能分析
        5.6.3 時序資源評估
        5.6.4 系統(tǒng)資源評估
    5.8 本章小結
第6章 總結與展望
    6.1 論文工作總結
    6.2 未來工作展望
參考文獻
致謝
攻讀碩士學位期間從事的科研工作及取得的成果



本文編號：3807356