當(dāng)今海洋已經(jīng)成為各國關(guān)注的焦點(diǎn),各國對海洋開發(fā)和探索的力度不斷加大,這也促使聲納技術(shù)的發(fā)展不斷加快,而聲納信號模擬器是聲納無論在前期開發(fā)、中期驗(yàn)證以及后期維護(hù)必不可少的工具。以往的聲納信號模擬器大多以專用型為主,種類復(fù)雜,功能單一,很難形成系列化、組合化、通用化、標(biāo)準(zhǔn)化產(chǎn)品,這也制約著聲納技術(shù)的發(fā)展,其中,模塊化硬件設(shè)計(jì)是解決此類問題的有效手段之一。本文以模塊化聲納信號模擬器硬件設(shè)計(jì)與實(shí)現(xiàn)為主要研究內(nèi)容。論文首先對聲納信號模擬器的研究背景和意義以及發(fā)展現(xiàn)狀進(jìn)行了闡述,針對目前聲納模擬器的不足,提出了本文的研究課題模塊化聲納信號模擬器硬件設(shè)計(jì)與實(shí)現(xiàn)。其次,對模塊化聲納信號模擬器硬件方案進(jìn)行了設(shè)計(jì),包括功能模塊設(shè)計(jì)、硬件整體方案設(shè)計(jì)和整體設(shè)計(jì)方案中形成的結(jié)構(gòu)模塊設(shè)計(jì),結(jié)構(gòu)模塊包括:數(shù)據(jù)傳輸與存儲模塊、多通道模擬信號輸出子卡模塊、供電系統(tǒng)模塊。再次,進(jìn)行了模擬器硬件電路設(shè)計(jì)與實(shí)現(xiàn),設(shè)計(jì)了以上三種結(jié)構(gòu)模塊的電路原理圖。其中數(shù)據(jù)傳輸與存儲模塊包括Cyclone V FPGA板卡、USB3.0、STM32與SD卡、FLASH、RS232以及供電等電路的設(shè)計(jì)。多通道模擬信號輸出子卡模塊包括Cyclo... 

【文章來源】：哈爾濱工程大學(xué)黑龍江省 211工程院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【部分圖文】：

計(jì)算機(jī)+通用模擬器硬件平臺方案

第 2 章 模塊化聲納信號模擬器硬件設(shè)計(jì)方案大程度上節(jié)約成本、縮短研發(fā)周期以及實(shí)現(xiàn)通用化等多種優(yōu)勢[36]。對身而言，具有不區(qū)分信號形式、不限制信號頻率以及通道可擴(kuò)展等優(yōu)納信號模擬器工作在實(shí)時(shí)模式下（計(jì)算機(jī)實(shí)時(shí)產(chǎn)生數(shù)據(jù)，模擬器實(shí)不夠，或者非實(shí)時(shí)模式下（無計(jì)算機(jī)參與，存儲產(chǎn)生信號），存儲容量多塊數(shù)據(jù)傳輸與存儲結(jié)構(gòu)模塊；當(dāng)通道數(shù)不足或者模擬器輸出信號頻增加或替換[37]多通道模擬器信號輸出子卡結(jié)構(gòu)模塊（最多擴(kuò)展 16 塊統(tǒng)的供電性能不足時(shí)可以增加電源系統(tǒng)模塊數(shù)量，為系統(tǒng)提供足夠電后的聲納信號模擬器系統(tǒng)整體結(jié)構(gòu)如圖 2.3 所示。

FPGA 是 ARM 和 FPGA 結(jié)合的產(chǎn)物，列 FPGA 同時(shí)具有高速并行處理和強(qiáng) ARM 的 Cyclone V 系列 FPGA。 系列 FPGA 的缺點(diǎn)都是邏輯單元和引模和引腳數(shù)目上的需求量都是很大，由入了一片 Altera 公司 CycloneIVFPG要求。lone V FPGA 中的 ARM 適合管理復(fù)雜能、同步功能以及千兆網(wǎng)口功能都由與子卡的數(shù)據(jù)接口控制都需要大量 同時(shí) Cyclone IV FPGA 也負(fù)責(zé)實(shí)現(xiàn) SD系統(tǒng)，在實(shí)現(xiàn) SD 卡存儲上使用了一片與存儲結(jié)構(gòu)模塊框圖如圖 2.4 所示。GPS Motion Heading SV

【參考文獻(xiàn)】：
期刊論文
[1]基于比較性研究的海洋信息化中“智慧海洋”的構(gòu)建[J]. 陳朋偉,栗俊杰,劉邦凡.  中國集體經(jīng)濟(jì). 2018(30)
[2]海洋信息化規(guī)劃研究[J]. 李晉,蔣冰,姜曉軼,劉玉新,華彥寧,韓春花.  科技導(dǎo)報(bào). 2018(14)
[3]基于STM32CubeMX的單片機(jī)最小系統(tǒng)設(shè)計(jì)[J]. 楊曉艷,陳亮.  數(shù)字技術(shù)與應(yīng)用. 2018(06)
[4]軍用電子設(shè)備模塊化設(shè)計(jì)與標(biāo)準(zhǔn)化方法[J]. 何思亮.  電子世界. 2018(10)
[5]多波束合成孔徑聲吶技術(shù)研究進(jìn)展[J]. 李海森,魏波,杜偉東.  測繪學(xué)報(bào). 2017(10)
[6]聲納基陣信號模擬器設(shè)計(jì)與實(shí)現(xiàn)[J]. 齊正云,褚福照.  艦船電子工程. 2017(09)
[7]基于SoC FPGA的千兆以太網(wǎng)接入設(shè)計(jì)[J]. 季茂勝,左國輝,張麗娜.  計(jì)算機(jī)與網(wǎng)絡(luò). 2017(Z1)
[8]淺水多波束測深聲納關(guān)鍵技術(shù)剖析[J]. 周天,歐陽永忠,李海森.  海洋測繪. 2016(03)
[9]產(chǎn)品模塊化設(shè)計(jì)新方法研究[J]. 孫銳,劉曉飛,董萍,張煒.  制造業(yè)自動(dòng)化. 2016(05)
[10]艦艇聲納技術(shù)的應(yīng)用與發(fā)展分析[J]. 張巍.  艦船電子工程. 2016(05)

博士論文
[1]習(xí)近平海洋思想研究[D]. 張俏.大連海事大學(xué) 2016
[2]中國海洋意識建構(gòu)的大眾傳播策略研究[D]. 鄭宇.浙江大學(xué) 2015

碩士論文
[1]并口NOR FLASH擦寫控制器的功能及其驗(yàn)證改進(jìn)設(shè)計(jì)[D]. 趙少興.西安電子科技大學(xué) 2017
[2]多波束聲納信號模擬器設(shè)計(jì)[D]. 王琦思.哈爾濱工程大學(xué) 2016
[3]多波束合成孔徑聲納接收子系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 關(guān)林.哈爾濱工程大學(xué) 2014
[4]基于AXI總線的SoC架構(gòu)設(shè)計(jì)與分析[D]. 胡景華.上海交通大學(xué) 2013
[5]基于FPGA的QDRⅡ和QDRⅡ+SRAM控制器設(shè)計(jì)[D]. 陳飛.南京大學(xué) 2012
[6]主被動(dòng)聲納電信號模擬器設(shè)計(jì)[D]. 王丹.哈爾濱工程大學(xué) 2012
[7]基于PCI總線的聲納信號模擬板設(shè)計(jì)與算法實(shí)現(xiàn)[D]. 常斌洋.哈爾濱工程大學(xué) 2006
[8]基于SHARC陣列的嵌入式聲納信號模擬器[D]. 周天.哈爾濱工程大學(xué) 2002



本文編號：3436461