從第一塊集成電路發(fā)明至今,集成電路技術(shù)的進(jìn)步基本遵循著摩爾定律。隨著特征尺寸的進(jìn)一步縮小,集成規(guī)模的進(jìn)一步擴(kuò)大,晶體管的物理尺寸已接近器件技術(shù)極限,簡單通過縮小特征尺寸提升性能的空間越來越小,摩爾定律面臨嚴(yán)峻挑戰(zhàn)。又由于材料性質(zhì)的限制,導(dǎo)致制造成本和風(fēng)險不斷加大。如今,人們對電子產(chǎn)品大容量、多功能、高性能的追求,傳統(tǒng)二維集成技術(shù)導(dǎo)致的互連線信號延遲、芯片功耗密度不斷攀升等一系列問題日益突出,集成電路技術(shù)已進(jìn)入“后摩爾時代”。三維集成技術(shù)是后摩爾時代應(yīng)對集成技術(shù)面臨挑戰(zhàn)的重要技術(shù)之一。三維集成是一種系統(tǒng)級架構(gòu)方法,它采用在垂直方向上堆疊多個器件、芯片或模塊,在保證芯片面積不變的前提下提高芯片上的器件數(shù)目,使摩爾定律得以延續(xù);而且三維集成還可以構(gòu)建不同材料、不同結(jié)構(gòu)及不同功能器件的高復(fù)雜性系統(tǒng)。其中,穿硅通孔(TSV)技術(shù)是三維集成的關(guān)鍵核心技術(shù),芯片層間通過高速且高密度的硅通孔相連,有效縮短了片內(nèi)互連線長度。三維集成技術(shù)在提高芯片集成度的同時緩解互連線延遲,允許更高的運行速度和更低的功率消耗,系統(tǒng)性能顯著提高。將三維集成技術(shù)應(yīng)用于功率系統(tǒng),集成度得以顯著提高。三維功率集成與二維功率集成相比,單位面積內(nèi)的功耗密度顯著增大,且三維堆疊層間低熱導(dǎo)率介質(zhì)層的高熱阻,導(dǎo)致三維功率集成電路所產(chǎn)生的熱量不能及時從芯片內(nèi)部散發(fā)出去,在發(fā)熱量大和散熱難的雙重壓力下,三維功率集成的熱可靠性問題更加嚴(yán)峻。三維功率集成系統(tǒng)的熱管理,不僅要有正確描述系統(tǒng)熱行為的熱模型,還需有將系統(tǒng)工作溫度控制在可控范圍內(nèi)的散熱技術(shù),才能保證三維功率系統(tǒng)工作的熱可靠性。本論文圍繞三維功率集成的熱管理開展了一系列的研究工作,主要內(nèi)容如下:1.散熱硅通孔的制造工藝及其熱應(yīng)力的分析研究。通過對國內(nèi)大量半導(dǎo)體廠商的工藝調(diào)研,完成了內(nèi)嵌散熱硅通孔(TTSV)的工藝制造,得到了一套盲孔刻蝕法、后通孔工藝散熱硅通孔的工藝制造方法和工藝參數(shù)。在各種硅通孔的熱應(yīng)力模型基礎(chǔ)上,使用COMSOL仿真軟件對散熱硅通孔進(jìn)行了建模,用有限元法對模型進(jìn)行大量驗證,并根據(jù)TSV熱應(yīng)力引起載流子遷移率變化率為5%的評判標(biāo)準(zhǔn),得出了深度為200μm,直徑從10μm到60μm的TTSV與周圍器件的安全距離。2.三維功率系統(tǒng)熱傳導(dǎo)模型研究。根據(jù)三維功率集成系統(tǒng)的結(jié)構(gòu)特點和發(fā)熱機(jī)理,提出了一種較為精密的一維穩(wěn)態(tài)熱阻模型和穩(wěn)態(tài)熱設(shè)計方法,并用COMSOL仿真軟件驗證了模型和設(shè)計方法的可行性。一維穩(wěn)態(tài)熱阻模型建立的過程是:首先對功率器件進(jìn)行了熱單元劃分,將功率器件劃分為多個功率塊,散熱硅通孔均勻地放置在功率塊周圍,一個功率塊和一個TTSV構(gòu)成一個微單元;然后假定縱向熱傳導(dǎo)路徑完全被阻斷情況下,建立一個微單元的等效熱阻模型,最后再對熱阻模型進(jìn)行局部熱路、橫向熱路、TSV絕緣套的修正。3.基于三維集成技術(shù)的功率VDMOS器件的設(shè)計和制造。提出了一種用于三維MOSFET器件漏極持續(xù)電流的評估方法,以功率VDMOS器件為對象在Silvaco仿真平臺上進(jìn)行了仿真驗證;以一維穩(wěn)態(tài)熱阻模型為指導(dǎo),將100V、60A的功率VDMOS器件平分制造在兩個平面芯片上,并把每個平面芯片上的VDMOS并聯(lián)元胞分割為多個功率塊,在功率塊之間的安全區(qū)域嵌入大量散熱硅通孔實現(xiàn)對三維功率VDMOS器件的熱管理,仿真和實驗結(jié)果表明,器件電學(xué)性能良好。4.三維功率集成的工藝制造技術(shù)研究。設(shè)計了一套制作三維功率MOSFET器件的工藝流程,并在已制作功率MOSFET器件的芯片層上對TSV制作、層間堆疊鍵合等關(guān)鍵工藝進(jìn)行了實驗驗證,并采用紅外熱像儀對樣品進(jìn)行了TSV熱分布實驗,結(jié)果表明TSV能快速、有效地傳遞熱量,樣品中的TTSV布局合理。
【學(xué)位單位】：貴州大學(xué)
【學(xué)位級別】：博士
【學(xué)位年份】：2019
【中圖分類】：TN386;TN40
【部分圖文】：

圖 1.1 典型功率集成電路結(jié)構(gòu)框圖1.1.2 功率半導(dǎo)體集成技術(shù)功率半導(dǎo)體集成的概念從提出至今已有 40 余年，總的來說，功率半導(dǎo)體集成可以分為三個不同的層次和形式[6]：一是單片集成，即將高壓、大電流功率器件和控制、保護(hù)、驅(qū)動等電路采用集成電路工藝制造在同一塊芯片上，體現(xiàn)了 SoC 的概念。這種方式集成度高，適合于大批量生產(chǎn)，而且體積小、重量輕、成本低，目前主要在小功率范圍內(nèi)應(yīng)用，將成為PIC 的發(fā)展方向；二是混合集成，采用封裝技術(shù)將功率器件及驅(qū)動、保護(hù)和控制電路的多個硅片封在同一模塊中，形成具有部分或完整功能的相對獨立單元，這種集成方法集成度高，較能解決電路間的諸多兼容問題，但目前在電磁兼容、分布參數(shù)、傳熱等方面存在較高難度的技術(shù)問題，且成本高、可靠性差，是目前功率集成的主流技術(shù)；三是系統(tǒng)集成，將已有的實體經(jīng)過有機(jī)的組合及拼裝形成一個完整的系統(tǒng)，是功能的集成，不能體現(xiàn)集成的優(yōu)勢；國際功率電子學(xué)界談?wù)摰募芍饕侵盖皟煞N。對于單片功率集成電路而言，提高功率密度和降低損耗是始終如一的發(fā)展方向，實現(xiàn)單片智能功率集成系統(tǒng)的關(guān)鍵是智能功率集成技術(shù)，基于高低壓兼容、高低壓互連、高低壓隔離工藝的智能功率集成技術(shù)拓寬了功率器件的安全工作區(qū)域、提高了它的穩(wěn)定性。目前，硅材料平臺仍是主流的功率器件工藝平臺，再開發(fā)一些專用工藝技術(shù)，包括深槽工藝結(jié)構(gòu)、超薄圓片結(jié)構(gòu)、背面擴(kuò)散技術(shù)及多層連接技術(shù)等，可將硅工藝平臺持續(xù)優(yōu)化提升，預(yù)估能持續(xù)到 2030 年左右[13]。目前，單片智能功率集成電路主要以 BCD（Bipolar-CMOS-DMOS）工藝為支撐。BCD 工藝是先進(jìn)的單片集成工藝技術(shù)，它將高精度的雙極型（Bipolar）模擬電路、高集成度的 CMOS 邏輯電路和大功率的 DMOS 器件集成到一個單芯片內(nèi)，結(jié)合了雙極型電路

士學(xué)位論文 三維功率系統(tǒng)熱管上涌現(xiàn)了大量的產(chǎn)品[18-29]。隔離技術(shù)是各隔離島的橫向之間以及各隔離島和襯底之間均由絕緣材料（晶硅等）實現(xiàn)隔離，對于介質(zhì)隔離結(jié)構(gòu)的功率集成電路而言，集成度更高零、同時還消除了閂鎖效應(yīng)[30,31]，器件的開關(guān)速度更高，但該結(jié)構(gòu)須在 Stor，絕緣層上硅）晶圓片上才能實現(xiàn)，成本較高，工藝復(fù)雜，且 SOI 基功限制、背柵效應(yīng)等問題，限制了 SOI基功率集成技術(shù)往高功率容量和高功基于介質(zhì)隔離技術(shù)的 BCD工藝如圖 1.4所示。

圖 1.6 主要 Fab 關(guān)于 BCD 工藝的發(fā)展趨勢圖從20世紀(jì)90年代以后，由于功率半導(dǎo)體集成技術(shù)在新工藝、新材料等方面的快速發(fā)展藝方面，不斷更新的 BCD工藝以及 SoC 設(shè)計方法的發(fā)展使得 SPIC 朝著大功率、低損耗能齊全的片上功率系統(tǒng)方向發(fā)展。材料方面，SOI技術(shù)的出現(xiàn)，為功率集成電路提供了優(yōu)越的途徑[33,34]，進(jìn)一步推動著 SPIC 向高速、高集成度、低損耗和高可靠性方向發(fā)展 SOI的成本遠(yuǎn)遠(yuǎn)高于硅基材料，高成本是未來必須解決的問題，且高壓、大電流功率器作時熱量大，而 SOI 材料的散熱性能較差；另外將碳化硅（SiC）和氮化鎵（GaN）等帶材料應(yīng)用到功率電路的集成技術(shù)是一項戰(zhàn)略性的高新技術(shù)，一直是國內(nèi)外眾多半導(dǎo)體和研究機(jī)構(gòu)的關(guān)注熱點[35-37]，近幾年來，隨著 SiC 單晶生長技術(shù)和 GaN 異質(zhì)結(jié)外延技不斷成熟，也出現(xiàn)了許多寬禁帶功率半導(dǎo)體器件[38,39]，但原材料的缺陷密度還需進(jìn)一步。在功率半導(dǎo)體集成技術(shù)中，除了 BCD工藝外，還有其它一些工藝可以實現(xiàn)大、小功集成或高、低壓器件的集成。如低壓 CMOS 工藝，這種集成技術(shù)常用于對耐壓要求低
【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 馬奎;楊發(fā)順;林潔馨;傅興華;;一種DMOS漏極背面引出的BCD工藝[J];微電子學(xué)與計算機(jī);2013年10期

2 肖衛(wèi)平;朱慧瓏;;應(yīng)用于三維集成的晶圓級鍵合技術(shù)[J];微電子學(xué);2012年06期

3 孫偉鋒;張波;肖勝安;蘇巍;成建兵;;功率半導(dǎo)體器件與功率集成技術(shù)的發(fā)展現(xiàn)狀及展望[J];中國科學(xué):信息科學(xué);2012年12期

4 劉汝剛;劉佳;王樹振;;BCD智能功率集成技術(shù)簡述[J];微處理機(jī);2012年01期

5 朱樟明;左平;楊銀堂;;考慮硅通孔的三維集成電路熱傳輸解析模型[J];物理學(xué)報;2011年11期

6 王賦攀,楊鵬;MOSFET功率開關(guān)器件的散熱計算[J];通信電源技術(shù);2005年01期

7 田波;亢寶位;;超結(jié)MOSFET的最新發(fā)展動向[J];電力電子;2004年04期

8 錢照明,陳輝明,呂征宇,趙榮祥,徐德鴻,吳曉波,賀益康,汪槱生;電力電子系統(tǒng)集成理論及若干關(guān)鍵技術(shù)[J];科學(xué)技術(shù)與工程;2004年07期

9 張波,李肇基,方健,羅萍,毛偉,羅小蓉,李澤宏,牛全民,楊艦,喬明,陳林;功率系統(tǒng)級芯片概念[J];微電子學(xué);2004年02期

10 陳南翔;SIMOX:氧離子注入隔離技術(shù)[J];微細(xì)加工技術(shù);1991年03期

本文編號：2839888