本文關鍵詞：陣列側(cè)向測井儀發(fā)射電路的關鍵技術研究

  更多相關文章： 陣列側(cè)向測井 遠程在系統(tǒng)編程 多通道正弦信號發(fā)生器

【摘要】：隨著油氣勘探開發(fā)目標逐漸向復雜儲層油氣藏轉(zhuǎn)移,油氣勘探難度的不斷提高。由于測井越來越精確化地層評價分析要求,雙測向技術難以滿足精細油氣勘探的新需求。在雙側(cè)向技術的基礎上發(fā)展起來的陣列側(cè)向測井方法具有多探測深度,在薄層評價和地層侵入特性、油水識別、儲量估算等方面具有無可比擬的優(yōu)勢,是薄層和深侵入地層識別的先進測井儀器。目前國內(nèi)雖有企業(yè)成功研制出陣列側(cè)向測井儀樣機,但研究具有自主知識產(chǎn)權(quán)的陣列側(cè)向測井儀仍具有重大的研究意義及經(jīng)濟價值。本課題以陣列側(cè)向測井儀樣機研制為背景,主要對儀器的發(fā)射系統(tǒng)關鍵技術進行研究和設計。由于測井儀器工作在高溫惡劣的工作環(huán)境下,以及低功耗設計要求,測井儀器發(fā)射控制電路舍棄了基于SRAM工藝的FPGA而選擇基于Flash的FPGA。本文將介紹測井儀器中基于Flash的FPGA的遠程在系統(tǒng)編程方案。方案設計了以TMS320F28335 DSP為核心控制器件的硬件電路平臺,開發(fā)了以JTAG原理實現(xiàn)A3P400的在系統(tǒng)編程的程序代碼。另外,針對被測地層電阻率變化很大,接收信號的動態(tài)范圍很大且信號十分微弱,為降低接收電路對動態(tài)范圍的要求,設計了信噪比高的4路正弦信號。設計分別采用了兩種不同原理,一種是基于DSP PWM的多路正弦信號發(fā)生器,另一種是以FPGA和低通濾波器為主的硬件平臺,以及cordic和Delta-Sigma調(diào)制原理的verilog軟件實現(xiàn)多路正弦信號源。通過頻譜測試無雜散動態(tài)范圍達到了要求。本文所做研究工作的測量結(jié)果為陣列測井儀器的研制和生產(chǎn)打下了堅實的基礎。
【關鍵詞】：陣列側(cè)向測井 遠程在系統(tǒng)編程 多通道正弦信號發(fā)生器
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：P631.83
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-14
• 1.1 課題研究背景及意義10
• 1.2 國內(nèi)外研究現(xiàn)狀及面臨的問題10-12
• 1.3 課題的研究內(nèi)容12
• 1.4 本論文的結(jié)構(gòu)安排12-14
• 第二章 陣列測井的基本原理與發(fā)射電路關鍵方案設計14-21
• 2.1 陣列側(cè)向測井基本原理14-16
• 2.2 發(fā)射電路關鍵技術實現(xiàn)功能與技術指標要求16-18
• 2.2.1 電路的功能要求與具體技術指標要求16-17
• 2.2.2 核心器件的選擇17-18
• 2.3 發(fā)射電路關鍵技術方案設計18-20
• 2.3.1 遠程在系統(tǒng)編程方案設計18-19
• 2.3.2 多通道信號源設計19-20
• 2.3.2.1 基于PWM合成正弦信號的電路方案19
• 2.3.2.2 基于FPGA的合成正弦信號的電路方案19-20
• 2.4 本章小結(jié)20-21
• 第三章 FPGA遠程在系統(tǒng)編程21-31
• 3.1 在系統(tǒng)編程硬件電路的具體實現(xiàn)21-25
• 3.1.1 A3P400 +TMS320F28335最小系統(tǒng)21-23
• 3.1.2 DSP與FPGA和外部RAM的接.設計23-25
• 3.2 在系統(tǒng)編程軟件實現(xiàn)25-30
• 3.2.1 JTAG概述25-26
• 3.2.2 DirectC簡介和移植26-28
• 3.2.3 配置文件格式及其格式轉(zhuǎn)換28
• 3.2.4 DSP配置數(shù)據(jù)的下載實現(xiàn)28-30
• 3.3 本章小結(jié)30-31
• 第四章 多通道正弦信號源設計與實現(xiàn)31-56
• 4.1 基于DSP PWM的多通道正弦信號源設計與實現(xiàn)31-36
• 4.1.1 應用PWM實現(xiàn)DAC原理31-33
• 4.1.2 HRPWM及其初始化33-34
• 4.1.3 PWM的多通道正弦信號源軟件實現(xiàn)34-35
• 4.1.4 模擬低通濾波器35-36
• 4.2 基于FPGA的CORDIC與DELTA- SIGMA多通道正弦信號源36-47
• 4.2.1 CORDIC原理與實現(xiàn)37-39
• 4.2.2 過零點幅度調(diào)節(jié)39-40
• 4.2.3 Delta Sigma原理與調(diào)制器設計實現(xiàn)40-47
• 4.2.3.1 Delta Sigma基本理論40-41
• 4.2.3.2 Delta Sigma調(diào)制器設計41-44
• 4.2.3.3 Delta Sigma調(diào)制器FPGA實現(xiàn)44-46
• 4.2.3.4 模擬低通濾波器設計46-47
• 4.3 陣列側(cè)向信號處理算法改進及信號源自動幅度調(diào)節(jié)47-55
• 4.3.1 陣列側(cè)向信號處理算法存在的問題47-48
• 4.3.2 陣列側(cè)向信號處理算法改進實現(xiàn)48-53
• 4.3.2.1 F28335 DMA概述和配置48-51
• 4.3.2.2 FFT算法及其實現(xiàn)51-53
• 4.3.3 信號源自動幅度調(diào)節(jié)53-55
• 4.4 本章小結(jié)55-56
• 第五章 電路調(diào)試結(jié)果與分析56-61
• 5.1 電路硬件測試56
• 5.2 在系統(tǒng)編程測試56-58
• 5.3 信號源測試58-59
• 5.4 FFT調(diào)試與測試結(jié)果59-60
• 5.5 本章小結(jié)60-61
• 第六章 結(jié)束語61-63
• 6.1 本文工作工作總結(jié)61
• 6.2 下一步工作展望61-63
• 致謝63-64
• 參考文獻64-67
• 攻讀碩士學位期間取得的成果67-68

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 徐琪;段哲民;;泰勒級數(shù)的DDS設計與FPGA實現(xiàn)[J];計算機工程與應用;2014年05期

，

本文編號：759815