本文關(guān)鍵詞：基于可疑電路結(jié)構(gòu)分析的硬件木馬檢測(cè)技術(shù)研究

  更多相關(guān)文章： 硬件木馬 可疑電路結(jié)構(gòu) 木馬檢測(cè) 芯片設(shè)計(jì)可靠性

【摘要】：目前集成電路(IC)的安全性獲取了在學(xué)術(shù)界、政府機(jī)構(gòu)以及制造業(yè)廣泛關(guān)注。部分原因是設(shè)計(jì)外包和制造向全球范圍內(nèi)的低成本地區(qū)遷移,部分是因?yàn)閷?duì)第三方的知識(shí)產(chǎn)權(quán)(IP)和來自不同供應(yīng)商的設(shè)計(jì)自動(dòng)化工具的日益依賴,使得目前集成電路供應(yīng)鏈被認(rèn)為比以往任何時(shí)候更容易受到惡意修改,因此盡快開展可靠性芯片設(shè)計(jì)及硬件木馬相關(guān)研究刻不容緩。本文基于硬件木馬設(shè)計(jì)的基本特性,提出一種基于可疑電路結(jié)構(gòu)檢測(cè)的木馬檢測(cè)技術(shù),這種檢測(cè)技術(shù)可以應(yīng)用于任何設(shè)計(jì)階段門級(jí)網(wǎng)表的硬件木馬檢測(cè),不僅能保證芯片設(shè)計(jì)階段的可信,還可以確定木馬在芯片設(shè)計(jì)的哪一個(gè)階段插入。經(jīng)研究驗(yàn)證,該檢測(cè)方法能有效定位到電路中存在的特征明顯或高隱蔽性的硬件木馬,針對(duì)面積很小且隱蔽性強(qiáng)的硬件木馬也能達(dá)到很好的檢測(cè)效果,能有效檢測(cè)出面積大于等于0.0038%的隱藏型木馬。本文的研究工作主要包括以下內(nèi)容:(1)硬件木馬特性及現(xiàn)有檢測(cè)方法研究。分析硬件木馬的本質(zhì)特性及原理,總結(jié)現(xiàn)有檢測(cè)方法的優(yōu)缺點(diǎn),從硬件木馬的隱蔽性特質(zhì)出發(fā),結(jié)合現(xiàn)有木馬檢測(cè)技術(shù)提出基于可疑電路結(jié)構(gòu)分析的硬件木馬檢測(cè)技術(shù);(2)可疑電路結(jié)構(gòu)剖析。從硬件木馬基本特性出發(fā),總結(jié)了電路中極有可能是硬件木馬的基本電路結(jié)構(gòu)。利用Perl語言強(qiáng)大的文本處理能力和正則模式匹配,將待測(cè)電路網(wǎng)表轉(zhuǎn)化為便于結(jié)構(gòu)遍歷的中間數(shù)據(jù)存儲(chǔ)形式。研究了利用Perl對(duì)每種可疑電路結(jié)構(gòu)的遍歷匹配過程,重點(diǎn)分析對(duì)比了獲取電路中低活性可疑結(jié)點(diǎn)的兩種不同方法,通過對(duì)大量的數(shù)據(jù)分析和處理確定了兩種方法的適用性;(3)硬件木馬設(shè)計(jì)及檢測(cè)研究。在UART基準(zhǔn)電路的RTL級(jí)和門級(jí)設(shè)計(jì)了5種不同類型和結(jié)構(gòu),大小從1.05%到71.52%不等的硬件木馬,并編程實(shí)現(xiàn)將不同木馬電路隨機(jī)插入到原電路網(wǎng)表的不同位置。在插入設(shè)計(jì)木馬電路的10個(gè)待測(cè)UART電路上實(shí)現(xiàn)木馬電路的檢測(cè)和定位,并分析木馬電路功能;(4)自動(dòng)化平臺(tái)搭建及檢測(cè)結(jié)果對(duì)比。利用Perl內(nèi)嵌的Tk模塊搭建自動(dòng)化檢測(cè)平臺(tái),在未知木馬電路的AES受感染電路上實(shí)現(xiàn)硬件木馬的直觀高效檢測(cè)。在AES原電路中隨機(jī)插入木馬面積占總電路面積比0.0014%到0.026%不等的木馬電路后進(jìn)行檢測(cè),對(duì)比其它文獻(xiàn)中的檢測(cè)效果,結(jié)果表明本文檢測(cè)方法在檢測(cè)小型木馬上效果更優(yōu)。
【關(guān)鍵詞】：硬件木馬 可疑電路結(jié)構(gòu) 木馬檢測(cè) 芯片設(shè)計(jì)可靠性
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN407;TP309
【目錄】：

• 摘要5-6
• ABSTRACT6-14
• 縮略詞表14-15
• 第一章 緒論15-21
• 1.1 研究背景15-16
• 1.2 國內(nèi)外研究現(xiàn)狀16-18
• 1.3 論文主要思路和內(nèi)容18-20
• 1.4 論文組織結(jié)構(gòu)20-21
• 第二章 硬件木馬及其檢測(cè)方法概述21-30
• 2.1 硬件木馬簡(jiǎn)介21-23
• 2.2 硬件木馬分類23-26
• 2.3 硬件木馬及攻擊者特性26-27
• 2.4 硬件木馬檢測(cè)方法27-29
• 2.4.1 邏輯測(cè)試法28
• 2.4.2 側(cè)信道分析法28-29
• 2.5 本章小結(jié)29-30
• 第三章 可疑電路結(jié)構(gòu)分析與檢測(cè)30-52
• 3.1 門級(jí)網(wǎng)表預(yù)處理31-37
• 3.1.1 開發(fā)語言選擇31-32
• 3.1.2 門級(jí)網(wǎng)表圖模型建立32-33
• 3.1.3 遍歷算法選擇33-34
• 3.1.4 數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)建立34-37
• 3.2 可疑電路結(jié)構(gòu)分析37-40
• 3.2.1 異步電路37-38
• 3.2.2 復(fù)位及時(shí)鐘路徑的邏輯操作38-39
• 3.2.3 異常端口39
• 3.2.4 低活性結(jié)點(diǎn)39-40
• 3.3 可疑電路結(jié)構(gòu)檢測(cè)方法40-49
• 3.3.1 可疑電路結(jié)構(gòu)遍歷匹配41-43
• 3.3.2 低活性結(jié)點(diǎn)檢測(cè)43-49
• 3.4 可疑列表分析處理49-51
• 3.4.1 可疑列表處理49-50
• 3.4.2 可疑列表模塊化50-51
• 3.5 本章小結(jié)51-52
• 第四章 針對(duì)UART的硬件木馬設(shè)計(jì)與檢測(cè)52-75
• 4.1 基準(zhǔn)電路選取52-54
• 4.2 硬件木馬設(shè)計(jì)54-60
• 4.2.1 RTL級(jí)硬件木馬設(shè)計(jì)54-55
• 4.2.1.1 UART_T1_RTL木馬設(shè)計(jì)54-55
• 4.2.1.2 UART_T2_RTL木馬設(shè)計(jì)55
• 4.2.2 門級(jí)硬件木馬設(shè)計(jì)55-58
• 4.2.2.1 UART_T3_GL木馬設(shè)計(jì)55-56
• 4.2.2.2 UART_T4_GL木馬設(shè)計(jì)56-57
• 4.2.2.3 UART_T5_GL木馬設(shè)計(jì)57-58
• 4.2.3 隨機(jī)插入硬件木馬58-60
• 4.3 基于可疑結(jié)構(gòu)分析的硬件木馬檢測(cè)60-74
• 4.3.1 待測(cè)電路邏輯/物理設(shè)計(jì)60-62
• 4.3.2 網(wǎng)表預(yù)處理及網(wǎng)絡(luò)路徑分離62-64
• 4.3.3 可疑電路結(jié)構(gòu)檢測(cè)64-68
• 4.3.3.1 可疑電路結(jié)構(gòu)遍歷64-66
• 4.3.3.2 低活性結(jié)點(diǎn)檢測(cè)66-68
• 4.3.4 可疑結(jié)構(gòu)分析處理68-71
• 4.3.4.1 可疑結(jié)構(gòu)分析68-69
• 4.3.4.2 可疑信號(hào)集分析69-71
• 4.3.5 木馬電路分析確認(rèn)71-74
• 4.4 本章小結(jié)74-75
• 第五章 自動(dòng)化檢測(cè)平臺(tái)設(shè)計(jì)及針對(duì)AES電路的硬件木馬檢測(cè)75-93
• 5.1 自動(dòng)化檢測(cè)平臺(tái)設(shè)計(jì)75-77
• 5.2 針對(duì)AES電路的硬件木馬檢測(cè)77-89
• 5.2.1 AES電路待測(cè)網(wǎng)表提取77-79
• 5.2.2 基于可疑電路結(jié)構(gòu)分析的硬件木馬檢測(cè)79-89
• 5.2.2.1 網(wǎng)表預(yù)處理及網(wǎng)絡(luò)路徑分離79-80
• 5.2.2.2 可疑電路結(jié)構(gòu)檢測(cè)80-83
• 5.2.2.3 可疑結(jié)構(gòu)分析處理83-85
• 5.2.2.4 木馬電路分析確認(rèn)85-89
• 5.3 針對(duì)AES的硬件木馬插入與檢測(cè)89-91
• 5.4 檢測(cè)結(jié)果比對(duì)91
• 5.5 本章小結(jié)91-93
• 第六章 總結(jié)與展望93-94
• 致謝94-95
• 參考文獻(xiàn)95-100
• 攻碩期間取得的研究成果100-101

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 李秋菊;楊銀堂;高海霞;;基于Verilog HDL的UART IP的設(shè)計(jì)[J];半導(dǎo)體技術(shù);2007年06期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 張琦;星載電子設(shè)備背板總線設(shè)計(jì)及實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

，

本文編號(hào)：1121798