心電監(jiān)護(hù)儀正朝著小型化,功能多樣化的方向發(fā)展,且要求其具備一定的實(shí)時(shí)分析和診斷功能。要實(shí)現(xiàn)這樣的功能,就需要處理器具備很高的性能和強(qiáng)大的算法處理能力�，F(xiàn)在主流處理器和可編程芯片中,FPGA是理想選擇。本論文以FPGA為硬件平臺(tái),主要研究了心電信號(hào)處理算法在FPGA上的硬件電路設(shè)計(jì)方法,并基于此設(shè)計(jì)了一款便攜式心電監(jiān)護(hù)儀,驗(yàn)證了設(shè)計(jì)方法的合理性。論文首先介紹了FPGA的結(jié)構(gòu)和原理以及Nios Ⅱ軟核,比較了傳統(tǒng)嵌入式系統(tǒng)和基于Nios Ⅱ嵌入式系統(tǒng)的區(qū)別,然后研究了心電信號(hào)處理算法的FPGA實(shí)現(xiàn)方法。本論文具體研究工作如下：1.研究了數(shù)學(xué)形態(tài)學(xué)和CDF9/7小波變換在去心電信號(hào)基線漂移中的應(yīng)用,同時(shí)也研究CDF9/7小波變換在去心電信號(hào)高頻噪聲中的應(yīng)用,比較了兩種算法在去基線漂移方面的優(yōu)缺點(diǎn)。研究了數(shù)學(xué)形態(tài)學(xué)和差分法在心電信號(hào)QRS波群檢測(cè)中的應(yīng)用。提出了這三種算法的FPGA硬件電路實(shí)現(xiàn)方法,并對(duì)其進(jìn)行了仿真測(cè)試。2.根據(jù)軟硬件協(xié)同設(shè)計(jì)要求,提出了基于Nios Ⅱ軟核與FPGA硬件電路相結(jié)合的系統(tǒng)實(shí)現(xiàn)方案,設(shè)計(jì)了系統(tǒng)的Quartus Ⅱ原理圖。系統(tǒng)設(shè)計(jì)中采用了將CDF9/7小波變換與形態(tài)學(xué)...

【文章頁(yè)數(shù)】：60 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１－２也臟解剖圖??

又不同于傳統(tǒng)意義上的周期信號(hào)，因?yàn)樗S時(shí)都會(huì)發(fā)生細(xì)小的變動(dòng)，但所有正常??的屯、電波形都具有Ｐ波、Ｑ民Ｓ波群、Ｔ波、Ｕ波及Ｐ－民段、Ｓ－Ｔ段、Ｐ－民間期、??Ｓ－Ｔ間期、Ｑ－Ｔ間期等。一個(gè)正常也動(dòng)周期的必電信號(hào)波形如圖１－３所示：??４??

圖1-5標(biāo)準(zhǔn)導(dǎo)聯(lián)連接[1B]

蘭州大學(xué)碩±研究生學(xué)位論文?基于ＦＰＧＡ的便攜式也電監(jiān)護(hù)儀核也算法研究??１．３．?３心電導(dǎo)聯(lián)體系??目前在瓜電監(jiān)護(hù)設(shè)備中廣泛采用的國(guó)際通用導(dǎo)聯(lián)體系（ｌｅａｄｓｙｓｔｅｍ），即常??規(guī)１２導(dǎo)聯(lián)體系，分別為Ｉ、ＩＩ、ＩＩＩ、ａＶ民、ａＶＬ、ａＶＦ、ＶＩ？Ｖ６。其中Ｉ、ＩＩ、ＩＩＩ?....

圖２－１中，深灰色方框代表必需的邏輯結(jié)構(gòu)，淺灰色方框代表可供選則的邏??

蘭州大學(xué)碩壬研究生學(xué)位論文?基于ＦＰＧＡ的便攜式也電監(jiān)護(hù)儀核屯、算法研究??框圖如圖２－１所示。??Ｎｉｏｓ?ＩＩ?Ｐｒｏｃｅｓｓｏｒ?Ｃｏｒｅ??廣；ｐ＇ｗ?掃巧Ｍａｔ?Ｉ?一?１?ｒ曲術(shù)?Ｃｏ抑ｔｅｄ??ｒｅｓｅｔ?＾階）ｇｒａｍ?化?ｒｐｏｓｅ?１?＇?Ｊｈｉｓｔｎｉｃ＾?....

圖２－２傳統(tǒng)嵌入式系統(tǒng)?

傳統(tǒng)嵌入式系統(tǒng)指的就是使用單片機(jī)、ＡＲＭ、ＤＳＰ等芯片組成的嵌入式系??統(tǒng)。基于Ｎｉｏｓ?ＩＩ的嵌入式系統(tǒng)是指基于ＦＰＧＡ芯片，使用Ｎｉｏｓ?ＩＩ軟核處理器和??ＳＯＰＣ或Ｑｓｙｓ組件構(gòu)建的嵌入式系統(tǒng)。如圖２－２、２－３所示。??Ｉ其他�？桑樱侧]１??ｆ?＇Ｉ?＾?」．??滯....

本文編號(hào)：4031562