本文關(guān)鍵詞：CT仿真數(shù)據(jù)存儲與高速傳輸裝置設(shè)計

  更多相關(guān)文章： CT FPGA 數(shù)據(jù)存儲 高速傳輸

【摘要】：計算機斷層掃描(Computed Tomography)簡稱CT,是電子計算機和X射線相結(jié)合,應(yīng)用到醫(yī)學領(lǐng)域的重大突破,它使傳統(tǒng)的X線診斷技術(shù)進入了計算機處理、數(shù)字圖像顯示的新時代。CT已經(jīng)發(fā)展到多層螺旋CT,它突破了傳統(tǒng)CT的設(shè)計,采用滑環(huán)技術(shù),將電源電纜和一些信號線與固定機架內(nèi)不同金屬環(huán)相連運動的X射線管和探測器滑動電刷與金屬環(huán)導(dǎo)聯(lián)。球管和探測器不受電纜長度限制,沿人體長軸連續(xù)勻速旋轉(zhuǎn),掃描床同步勻速遞進,掃描軌跡呈螺旋狀前進,可快速、不間斷地完成容積掃描。由于它的特殊診斷價值,多層螺旋CT已被廣泛地應(yīng)用于臨床。本文結(jié)合東軟醫(yī)療系統(tǒng)有限公司的新一代CT系統(tǒng)研發(fā)項目,提出了基于FPGA的CT數(shù)據(jù)存儲與高速傳輸裝置設(shè)計。本文首先對CT進行了概述,介紹了CT系統(tǒng)的基本原理,整體結(jié)構(gòu)以及各部分的功能,并且同時分析了國內(nèi)外CT的發(fā)展狀況,接下來對本次設(shè)計中所采用的相關(guān)器件及技術(shù)進行了詳細的闡述。本文通過分析下一代CT系統(tǒng)的功能及需求,提出了通過FPGA技術(shù)來實現(xiàn)存儲與高速傳輸設(shè)計的方案,并確定了各個器件的結(jié)構(gòu),重點闡述了各器件的選型,設(shè)計與實現(xiàn)。本設(shè)計采用Xilinx最新一代7系列FPGA,采用RLDRAM進行數(shù)據(jù)的緩存,極大地提升了數(shù)據(jù)讀取速率,并應(yīng)用GTx收發(fā)器作為設(shè)計的物理層,Aurora 8B/10B通訊協(xié)議作為協(xié)議層,實現(xiàn)數(shù)據(jù)的高速傳輸。通過對此設(shè)計進行調(diào)試與性能測試,結(jié)果證明本文提出的設(shè)計完全符合CT系統(tǒng)的工作時序和功能要求。最后針對設(shè)計中存在的不足,提出了一些相應(yīng)的改進措施。
【關(guān)鍵詞】：CT FPGA 數(shù)據(jù)存儲 高速傳輸
【學位授予單位】：東北大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333;R814.42
【目錄】：

• 中文摘要5-6
• Abstract6-10
• 第1章 緒論10-15
• 1.1 CT系統(tǒng)發(fā)展狀況10-11
• 1.1.1 單層螺旋CT10
• 1.1.2 多層螺旋CT10-11
• 1.2 CT系統(tǒng)物理原理11
• 1.3 CT裝置的基本結(jié)構(gòu)11-13
• 1.4 國內(nèi)外研究現(xiàn)狀與存在問題13
• 1.5 課題背景及意義13-14
• 1.6 本文研究內(nèi)容14-15
• 第2章 EDA技術(shù)概述15-22
• 2.1 FPGA概述15-17
• 2.1.1 FPGA的基本結(jié)構(gòu)15-16
• 2.1.2 CPLD的基本結(jié)構(gòu)16-17
• 2.1.3 FPGA/CPLD的區(qū)別17
• 2.2 FPGA設(shè)計流程17-19
• 2.3 數(shù)字系統(tǒng)設(shè)計方法19-20
• 2.3.1 自頂向下的設(shè)計19
• 2.3.2 自底而上的設(shè)計19-20
• 2.4 開發(fā)平臺介紹20
• 2.5 系統(tǒng)總體設(shè)計20-21
• 2.6 本章小結(jié)21-22
• 第3章 CT數(shù)據(jù)存儲系統(tǒng)設(shè)計22-33
• 3.1 存儲器的分類22-23
• 3.1.1 RAM(隨機存取存儲器)22-23
• 3.1.2 ROM(只讀存儲器)23
• 3.2 存儲芯片選擇23-27
• 3.2.1 RLDRAM和QDR2+SRAM對比24
• 3.2.2 RLDRAM和DDR3 SDRAM對比24-27
• 3.3 性能指標可行性分析27
• 3.3.1 數(shù)據(jù)讀寫速度可行性分析27
• 3.3.2 時鐘相位差異調(diào)整可行性分析27
• 3.3.3 數(shù)據(jù)總線沖突可行性分析27
• 3.4 產(chǎn)品架構(gòu)27-29
• 3.5 方案結(jié)論29
• 3.6 MT49H32M18芯片介紹29-32
• 3.7 本章小結(jié)32-33
• 第4章 高速傳輸系統(tǒng)硬件設(shè)計33-54
• 4.1 高速串行I/O的相關(guān)技術(shù)33-34
• 4.2 高速串行輸出方案定制34-39
• 4.2.1 設(shè)計方案比較35-37
• 4.2.2 通道歪斜37-38
• 4.2.3 延時分析38
• 4.2.4 其他分析38-39
• 4.3 7系列收發(fā)器概述39-45
• 4.3.1 GTX收發(fā)器結(jié)構(gòu)簡介40-42
• 4.3.2 通道鎖相環(huán)42-45
• 4.4 時鐘模塊設(shè)計45-47
• 4.5 GTX工作模式介紹47-48
• 4.6 COMMA對齊48-49
• 4.7 GTX復(fù)位流程49-50
• 4.8 SFP+光纖端口設(shè)計50-52
• 4.9 本章小結(jié)52-54
• 第5章 高速傳輸系統(tǒng)軟件設(shè)計54-66
• 5.1 8B/10B編碼介紹54-57
• 5.1.1 8B/10B編碼原理54-56
• 5.1.2 8B/10B編碼模塊設(shè)計56-57
• 5.2 Aurora 8B/10B通訊協(xié)議57-60
• 5.2.1 典型的連接功能方案57-58
• 5.2.2 Aurora中的數(shù)據(jù)流58-59
• 5.2.3 幀類型59
• 5.2.4 流量控制59-60
• 5.2.5 固有流量的控制60
• 5.2.6 用戶流量控制60
• 5.3 Aurora 8B/10B核定制60-64
• 5.3.1 AXI4-Stream位排序61-62
• 5.3.2 數(shù)據(jù)傳輸62-64
• 5.4 Aurora 8B/1OB IP核生成64-65
• 5.5 本章小結(jié)65-66
• 第6章 CT仿真數(shù)據(jù)存儲與高速傳輸裝置測試66-70
• 6.1 存儲系統(tǒng)開發(fā)板通訊建立66-68
• 6.2 數(shù)據(jù)傳輸系統(tǒng)開發(fā)板通訊建立68-69
• 6.3 本章小結(jié)69-70
• 第7章 總結(jié)與展望70-71
• 7.1 本研究的總結(jié)70
• 7.2 本研究的局限性和展望70-71
• 參考文獻71-73
• 致謝73

【共引文獻】

中國碩士學位論文全文數(shù)據(jù)庫 前2條

1 姚遠;基于JTAG接口實現(xiàn)ARM對FPGA的Firmware遠程配置[D];沈陽航空航天大學;2011年

2 高麗娜;醫(yī)用CT機X射線管W/Mo/石墨陽極靶材的研究[D];西安理工大學;2009年

，

本文編號：813536