針對(duì)穩(wěn)態(tài)視覺(jué)誘發(fā)電位(SSVEP)腦機(jī)接口(BCI)系統(tǒng)對(duì)計(jì)算機(jī)性能要求較高的問(wèn)題,提出一種以現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和商用腦電采集設(shè)備為核心的SSVEP-BCI系統(tǒng)。該系統(tǒng)通過(guò)FPGA獨(dú)立的顯示模塊,實(shí)現(xiàn)了視頻圖形矩陣(VGA)接口的控制;按照顯示刷新幀的方式分配閃爍頻率對(duì)應(yīng)的范式圖案,實(shí)現(xiàn)了誘發(fā)SSVEP信號(hào)所需范式的穩(wěn)定顯示。通過(guò)實(shí)驗(yàn)對(duì)所設(shè)計(jì)的VGA視覺(jué)刺激器光閃爍頻率進(jìn)行采集分析可知,視覺(jué)刺激器范式顯示頻率與所設(shè)計(jì)的頻率基本一致,可用于SSVEP誘發(fā)實(shí)驗(yàn)。結(jié)合所設(shè)計(jì)的視覺(jué)刺激器,完成了基于FPGA的腦電信號(hào)處理和特征識(shí)別。設(shè)計(jì)方案使用串口將腦電信號(hào)傳輸?shù)紽PGA端,采用快速傅里葉變換分析頻率成分,對(duì)視覺(jué)刺激器對(duì)應(yīng)的頻率進(jìn)行分析比較,最終通過(guò)實(shí)驗(yàn)對(duì)系統(tǒng)進(jìn)行驗(yàn)證。結(jié)果表明:設(shè)計(jì)的系統(tǒng)在4個(gè)刺激目標(biāo)和單次實(shí)驗(yàn)時(shí)長(zhǎng)2s的情況下,實(shí)現(xiàn)了平均85.25%的識(shí)別正確率,表明系統(tǒng)能夠?qū)崿F(xiàn)SSVEP信號(hào)的誘發(fā)和有效識(shí)別,并且能夠達(dá)到較好的效果。

【文章頁(yè)數(shù)】：8 頁(yè)

【文章目錄】：
1 系統(tǒng)組成及工作原理
    1.1 系統(tǒng)總體方案設(shè)計(jì)
    1.2 基于FPGA的穩(wěn)態(tài)視覺(jué)刺激器設(shè)計(jì)
    1.3 基于FPGA的腦電信號(hào)處理
2 實(shí)驗(yàn)驗(yàn)證
    2.1 視覺(jué)刺激器誘發(fā)效果驗(yàn)證
    2.2 腦電信號(hào)特征識(shí)別效果驗(yàn)證
3 結(jié)果分析
    3.1 視覺(jué)刺激器實(shí)驗(yàn)及驗(yàn)證分析
    3.2 系統(tǒng)實(shí)驗(yàn)及結(jié)果分析
4 結(jié)論



本文編號(hào)：3742935