微伏級肌電/誘發(fā)電位儀系統(tǒng)設計與實現(xiàn)
發(fā)布時間:2021-04-07 00:16
肌電/誘發(fā)電位是通過聽覺刺激、視覺刺激、體感刺激和大腦皮質刺激,在相應體表部位記錄誘發(fā)的神經(jīng)電活動。通過判斷聽覺、視覺、體感和運動神經(jīng)傳導通路的功能情況,可以確定病變部位和程度,指導臨床醫(yī)生的診斷和治療。國內肌電/誘發(fā)電位儀的研究處于起步階段,與國外相對成熟的技術相比,在抗干擾性、儀器精度以及實時性等方面存在比較明顯的差距。因此,研究和開發(fā)精度高、實時性好的肌電/誘發(fā)電位儀,能提高國內在這一領域的醫(yī)療器械的研發(fā)水平。微伏級肌電/誘發(fā)電位信號不但容易被環(huán)境噪聲、系統(tǒng)內部噪聲和其它電生理信號淹沒,而且肌電/誘發(fā)電位采集頻率最高可達250KHz,對采集系統(tǒng)實時同步的要求較高。因此,精密放大器、高速實時同步采集技術以及高速實時數(shù)據(jù)通信是系統(tǒng)的三大核心技術。本文著重研究分析了基于FPGA的數(shù)據(jù)采集過程中的多路高速實時同步采集和高速實時數(shù)據(jù)流的緩存?zhèn)鬏斕幚?設計了基于并行通訊接口的多通道實時同步數(shù)據(jù)傳輸。所開發(fā)的肌電/誘發(fā)電位儀可與PC機之間進行實時同步、高速、可靠的數(shù)據(jù)傳輸。本文以雙核CPU控制器系統(tǒng)為平臺,構造了以放大器、刺激器、采集器為核心的硬件架構。刺激器輸出可控的電流刺激人體,引出誘發(fā)信...
【文章來源】:廣東工業(yè)大學廣東省
【文章頁數(shù)】:74 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
目錄
Contents
第一章 緒論
1.1 研究背景及意義
1.2 肌電/誘發(fā)電位儀概述
1.3 肌電/誘發(fā)電位儀國內外研究現(xiàn)狀
1.4 論文主要研究內容
第二章 肌電/誘發(fā)電位儀系統(tǒng)方案設計
2.1 肌電/誘發(fā)電位信號的特點
2.2 肌電/誘發(fā)電位儀設計要求
2.2.1 肌電/誘發(fā)電位儀系統(tǒng)硬件設計要求
2.2.2 安全性設計要求
2.2.3 肌電/誘發(fā)電位儀抗干擾措施
2.3 肌電/誘發(fā)電位儀系統(tǒng)整體方案設計
2.4 本章小結
第三章 外圍硬件電路及接口設計
3.1 電源管理模塊
3.1.1 放大器及外圍接口供電電路設計
3.1.2 主從控制器的電源模塊
3.1.3 PFGA的PLL的電源模塊
3.1.4 功率放大電源模塊
3.2 外設鍵盤接口設計
3.2.1 主控鍵盤的設計
3.2.2 工作原理
3.3 放大采集電路設計
3.3.1 放大采集器設計方案
3.3.2 放大器與ARM控制器接口
3.4 刺激器電路設計
3.4.1 設計原理
3.4.2 刺激器接口電路
3.5 ARM的USB通信電路設計
3.5.1 LPC1788 SUB概述
3.5.2 USB電路及驅動程序
3.6 本章小結
第四章 基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設計
4.1 可編程邏輯器件
4.1.1 可編程邏輯器件FPGA與CPLD
4.1.2 FPGA選型
4.1.3 EP3C25架構資源
4.2 FPGA實時采集系統(tǒng)原理
4.2.1 采集系統(tǒng)的基本原理
4.2.2 采集的實時性
4.3 四通道控制器
4.3.1 設計原理
4.3.2 時序仿真
4.4 AD控制器
4.4.1 AD選型
4.4.2 AD控制器設計
4.4.3 AD時序
4.5 數(shù)據(jù)流的緩存
4.5.1 異步FIFO
4.5.2 數(shù)據(jù)流緩存設計
4.5.3 仿真驗證
4.6 跨時鐘域數(shù)據(jù)傳輸
4.6.1 亞穩(wěn)態(tài)
4.6.2 亞穩(wěn)態(tài)分析
4.6.3 亞穩(wěn)態(tài)評價無故障時間
4.6.4 跨時鐘域的解決方案
4.7 本章小結
第五章 結果分析
5.1 放大器結果分析
5.2 刺激器結果分析
5.3 誘發(fā)刺激結果分析
5.4 本章小結
總結與展望
參考文獻
攻讀碩士學位期間發(fā)表論文
致謝
本文編號:3122426
【文章來源】:廣東工業(yè)大學廣東省
【文章頁數(shù)】:74 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
目錄
Contents
第一章 緒論
1.1 研究背景及意義
1.2 肌電/誘發(fā)電位儀概述
1.3 肌電/誘發(fā)電位儀國內外研究現(xiàn)狀
1.4 論文主要研究內容
第二章 肌電/誘發(fā)電位儀系統(tǒng)方案設計
2.1 肌電/誘發(fā)電位信號的特點
2.2 肌電/誘發(fā)電位儀設計要求
2.2.1 肌電/誘發(fā)電位儀系統(tǒng)硬件設計要求
2.2.2 安全性設計要求
2.2.3 肌電/誘發(fā)電位儀抗干擾措施
2.3 肌電/誘發(fā)電位儀系統(tǒng)整體方案設計
2.4 本章小結
第三章 外圍硬件電路及接口設計
3.1 電源管理模塊
3.1.1 放大器及外圍接口供電電路設計
3.1.2 主從控制器的電源模塊
3.1.3 PFGA的PLL的電源模塊
3.1.4 功率放大電源模塊
3.2 外設鍵盤接口設計
3.2.1 主控鍵盤的設計
3.2.2 工作原理
3.3 放大采集電路設計
3.3.1 放大采集器設計方案
3.3.2 放大器與ARM控制器接口
3.4 刺激器電路設計
3.4.1 設計原理
3.4.2 刺激器接口電路
3.5 ARM的USB通信電路設計
3.5.1 LPC1788 SUB概述
3.5.2 USB電路及驅動程序
3.6 本章小結
第四章 基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設計
4.1 可編程邏輯器件
4.1.1 可編程邏輯器件FPGA與CPLD
4.1.2 FPGA選型
4.1.3 EP3C25架構資源
4.2 FPGA實時采集系統(tǒng)原理
4.2.1 采集系統(tǒng)的基本原理
4.2.2 采集的實時性
4.3 四通道控制器
4.3.1 設計原理
4.3.2 時序仿真
4.4 AD控制器
4.4.1 AD選型
4.4.2 AD控制器設計
4.4.3 AD時序
4.5 數(shù)據(jù)流的緩存
4.5.1 異步FIFO
4.5.2 數(shù)據(jù)流緩存設計
4.5.3 仿真驗證
4.6 跨時鐘域數(shù)據(jù)傳輸
4.6.1 亞穩(wěn)態(tài)
4.6.2 亞穩(wěn)態(tài)分析
4.6.3 亞穩(wěn)態(tài)評價無故障時間
4.6.4 跨時鐘域的解決方案
4.7 本章小結
第五章 結果分析
5.1 放大器結果分析
5.2 刺激器結果分析
5.3 誘發(fā)刺激結果分析
5.4 本章小結
總結與展望
參考文獻
攻讀碩士學位期間發(fā)表論文
致謝
本文編號:3122426
本文鏈接:http://sikaile.net/yixuelunwen/swyx/3122426.html