場(chǎng)效應(yīng)晶體管作為現(xiàn)代集成電路的核心電子元器件,其性能的不斷提升推動(dòng)著近半個(gè)世紀(jì)以來(lái)的集成電路產(chǎn)業(yè)的高速發(fā)展。然而,隨著器件尺寸微縮至其理論極限,短溝道效應(yīng)使得傳統(tǒng)硅基場(chǎng)效應(yīng)晶體管的器件性能急劇退化。傳統(tǒng)的依靠減小器件尺寸,提升器件性能,增加器件集成密度以提高集成電路性能的技術(shù)路線將面臨失效。為了應(yīng)對(duì)這一挑戰(zhàn),一方面研究人員致力于尋找新材料以減弱短溝道效應(yīng)的影響,繼續(xù)推進(jìn)器件尺寸的小型化。另一方面,研究人員希望設(shè)計(jì)新原理電子器件,探索全新的信息計(jì)算方式以推進(jìn)集成電路性能持續(xù)發(fā)展。二維層狀材料種類豐富,其材料結(jié)構(gòu)均為層內(nèi)原子通過(guò)共價(jià)鍵結(jié)合成穩(wěn)定的晶格結(jié)構(gòu),而原子層間則通過(guò)范德華力相結(jié)合。二維層狀材料表面無(wú)懸掛鍵,具有原子級(jí)平整度。并且,部分二維層狀材料可以以原子級(jí)厚度存在于大氣環(huán)境中。利用二維層狀材料制備場(chǎng)效應(yīng)器件具有巨大的研究?jī)r(jià)值,一方面,由于二維層狀材料原子級(jí)厚度的本征特性使得器件表現(xiàn)出優(yōu)異的柵控性質(zhì),可以有效減小短溝道效應(yīng)對(duì)器件性能的影響;另一方面,二維層狀材料豐富的物理性質(zhì)為設(shè)計(jì)新原理場(chǎng)效應(yīng)器件提供了理想的探索平臺(tái)。本論文主要基于二維層狀材料研究了兩大類場(chǎng)效應(yīng)晶體管器件,并展示了相... 

【文章來(lái)源】：南京大學(xué)江蘇省211工程院校985工程院校教育部直屬院校

【文章頁(yè)數(shù)】：143 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

2.根據(jù)半導(dǎo)體國(guó)際技術(shù)路線圖（ITRS），根據(jù)集成系統(tǒng)中數(shù)字與非數(shù)字功能的不同需求，技術(shù)發(fā)展分為兩個(gè)不同的趨勢(shì)：器件持續(xù)小型化以滿足高性能

11圖1.1.1.a，CMOS-FET器件尺寸縮小趨勢(shì)；[1]b，對(duì)數(shù)坐標(biāo)下CMOS-FET器件場(chǎng)效應(yīng)曲線隨著器件尺寸縮小變化示意圖。隨著器件尺寸縮小，短溝道效應(yīng)凸顯，截至態(tài)電流提升，器件性能退化。圖1.1.2.根據(jù)半導(dǎo)體國(guó)際技術(shù)路線圖（ITRS），根據(jù)集成系統(tǒng)中數(shù)字與非數(shù)字功能的不同需求，技術(shù)發(fā)展分為兩個(gè)不同的趨勢(shì)：器件持續(xù)小型化以滿足高性能數(shù)字信息處理的需求（MoreMoore）；器件功能多樣化以滿足非數(shù)字信息處理領(lǐng)域的多方面需求（More-than-Moore）。[3]近十余年，涌現(xiàn)了大量二維層狀材料，這類材料面內(nèi)原子以共價(jià)鍵的方式形成穩(wěn)定的晶格結(jié)構(gòu)，而層間則是通過(guò)范德瓦爾斯作用力相互結(jié)合在一起。其中，石墨烯（graphene）作為狄拉克半金屬材料，[1,4-9]具有良好的導(dǎo)電特性，同時(shí)也ab

131.2.1場(chǎng)效應(yīng)晶體管器件結(jié)構(gòu)及其演進(jìn)一個(gè)典型的MOSFET的器件結(jié)構(gòu)包括襯底（substrate），溝道區(qū)域（channel），源端區(qū)域（source），漏端區(qū)域(drain)，柵介質(zhì)(gateoxide)和柵電極(gateelectrode)。其中源端和漏端區(qū)域分布于器件溝道區(qū)域兩端,柵電極位于溝道區(qū)域正上方，而絕緣的柵介質(zhì)層介于柵電極和溝道之間。（如圖1.2.1所示）對(duì)于如圖1.2.1a所示的n型MOSFET，襯底為p型摻雜，源端和漏端區(qū)域?yàn)橹豱型摻雜區(qū)域。器件為截止態(tài)時(shí)，溝道區(qū)域?yàn)閜型半導(dǎo)體狀態(tài)，此時(shí)源端、溝道和漏端為n+pn+的同質(zhì)結(jié)結(jié)構(gòu)。而在柵極電壓作用下器件呈現(xiàn)為開(kāi)啟態(tài)時(shí)，溝道區(qū)域形成反型層而表現(xiàn)為n型半導(dǎo)體狀態(tài)，則源端、溝道和漏端為n+nn+的同質(zhì)結(jié)結(jié)構(gòu)。類似的p型MOSFET器件結(jié)構(gòu)如圖1.2.1b所示。但是隨著器件小型化，溝道長(zhǎng)度縮短，則源端和漏端區(qū)域的擴(kuò)散區(qū)域靠近，將形成如圖2.1.3黑線箭頭所示的漏電通路，由此顯著影響器件截止?fàn)顟B(tài)，表現(xiàn)為如圖1.1.1b所示的截止態(tài)電流提升，即短溝道效應(yīng)。圖1.2.1.傳統(tǒng)硅基MOSFET結(jié)構(gòu)示意圖。a，n型MOSFET。b，p型MOSFET圖1.2.2.器件小型化后的漏電通路。為了有效抑制漏電通路，克服短溝道效應(yīng)，在器件尺寸小于180nm時(shí)，引入


本文編號(hào)：3623565