發(fā)布時(shí)間：2021-09-07 04:43

　　近年來(lái),得益于全球半導(dǎo)體制造技術(shù)的升級(jí),高性能集成電路（Integrated Circuit,IC）的成功實(shí)現(xiàn)帶動(dòng)了電子產(chǎn)品的迅猛發(fā)展。為了保證電子產(chǎn)品的質(zhì)量與可靠性,其主板上的芯片都必須被賦予一定等級(jí)的抗ESD（Electrostatic Discharge）能力,而整個(gè)板級(jí)系統(tǒng)的對(duì)外接口電路中也設(shè)計(jì)有各種系統(tǒng)級(jí)ESD保護(hù)裝置。因此,ESD設(shè)計(jì)無(wú)論在集成電路設(shè)計(jì)還是系統(tǒng)級(jí)電子設(shè)計(jì)中都是不可忽視的存在。然而,在集成電路ESD設(shè)計(jì)中,防護(hù)器件在面對(duì)中高壓電源端口以及信號(hào)端口保護(hù)時(shí)均面臨著由瞬態(tài)所引起的閂鎖效應(yīng)（latch-up effect）問(wèn)題。為了解決latch-up,ESD器件的維持電壓（V_h）不得不被提高至被保護(hù)電路正常工作電壓以上。但V_h的提高必然導(dǎo)致ESD失效電流(I_t2)的下降以及鉗位電壓(V_CL)的升高,這將大大削弱ESD器件的防護(hù)能力。多年以來(lái),關(guān)于ESD器件V_h,I_t2以及V_CL參數(shù)的優(yōu)化研究已經(jīng)全面展開(kāi),多種有價(jià)值... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：118 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

堆疊低壓ESD器件的特性。(a)多個(gè)低壓無(wú)回掃器件堆疊導(dǎo)致電阻過(guò)大;(b)多個(gè)回掃型低壓器件堆疊導(dǎo)致Vt1與Vh差值過(guò)大

IEC 61000-4-2靜電槍放電是采用如圖1-3所示的標(biāo)準(zhǔn)模型對(duì)器件進(jìn)行電學(xué)測(cè)試。其中放電點(diǎn)與被測(cè)件有兩種接觸模式,一種是直接接觸放電,另一種是間隙放電。由于等效電阻Rd僅有330 Ohm,因此該標(biāo)準(zhǔn)的電流最高峰值大概是同等級(jí)HBM的4到5倍左右(HBM模型中相應(yīng)的電阻為1500 Ohm)。該測(cè)試的電流波形如圖1-4所示,波形參數(shù)如表1-1所示。從波形可以看出,IEC 61000-4-2中的接觸放電波形有兩個(gè)峰值,一個(gè)是在上升時(shí)間tr之后產(chǎn)生的瞬態(tài)大電流峰,而另一個(gè)是在約30 ns時(shí)產(chǎn)生的第二個(gè)電流峰值。由于電流對(duì)器件的影響主要體現(xiàn)在熱燒毀上,因此實(shí)際測(cè)試中,電流的第一個(gè)峰值雖然很大,但由于其持續(xù)時(shí)間短,對(duì)大部分的系統(tǒng)級(jí)保護(hù)器件不會(huì)造成太大影響。而第二個(gè)電流峰值雖然不及第一個(gè)電流峰值大,但其由于持續(xù)時(shí)間較長(zhǎng),將產(chǎn)生更大的焦耳熱,更容易對(duì)器件造成熱燒毀。正是由于此原因,在評(píng)估和測(cè)試保護(hù)器件的有效ESD鉗位電壓相關(guān)參數(shù)時(shí),通常是對(duì)30 ns對(duì)應(yīng)的電壓幅值進(jìn)行測(cè)量。實(shí)際測(cè)試中,也很少有器件會(huì)在第一個(gè)峰值燒毀。圖1-4 IEC 61000-4-2接觸放電波形示意圖

圖1-3 IEC 61000-4-2靜電槍測(cè)試模型IEC 61000-4-5浪涌測(cè)試是采用如圖1-5所示的組合波發(fā)生器對(duì)器件進(jìn)行電學(xué)測(cè)試。通過(guò)選擇不同的RS1,RS2,Rm,Lr和Cc,使該電路產(chǎn)生1.5μs/50μs的開(kāi)路電壓浪涌,與8μs/20μs的短路電流浪涌。其中Rc是充電電阻,Cc是儲(chǔ)能電容,RS1,RS2是脈沖持續(xù)時(shí)間的形成電阻,Rm是阻抗匹配電阻,Lr是上升時(shí)間形成電感。片外小功率ESD器件一般也需要承受一定量此標(biāo)準(zhǔn)下的8/20μs電流考核,其IPP從4 A到10 A不等,但I(xiàn)PP越大就代表著Cj不可能非常低,實(shí)際設(shè)計(jì)中將會(huì)根據(jù)需求,設(shè)計(jì)出Cj從低到高,IPP從小到大的ESD產(chǎn)品系列。

【參考文獻(xiàn)】：
期刊論文
[1]High holding voltage SCR for robust electrostatic discharge protection[J]. 齊釗,喬明,何逸濤,張波.  Chinese Physics B. 2017(07)
[2]An improved GGNMOS triggered SCR for high holding voltage ESD protection applications[J]. 張帥,董樹(shù)榮,吳曉京,曾杰,鐘雷,吳健.  Chinese Physics B. 2015(10)
[3]ESD robustness studies on the double snapback characteristics of an LDMOS with an embedded SCR[J]. 蔣苓利,張波,樊航,喬明,李肇基.  半導(dǎo)體學(xué)報(bào). 2011(09)



本文編號(hào)：3388867