本文關(guān)鍵詞：異構(gòu)多核可重構(gòu)平臺(tái)指令并行化關(guān)鍵問(wèn)題研究

  更多相關(guān)文章： 可重構(gòu)計(jì)算 指令并行化 可重構(gòu)超長(zhǎng)指令字處理器 異構(gòu)多核可重構(gòu)片上系統(tǒng) 亂序執(zhí)行 動(dòng)態(tài)運(yùn)行時(shí)重構(gòu)

【摘要】：隨著半導(dǎo)體技術(shù)的進(jìn)步以及對(duì)計(jì)算性能的要求越來(lái)越高,通用計(jì)算處理器的計(jì)算性能已經(jīng)無(wú)法滿足日益增長(zhǎng)的計(jì)算需求。計(jì)算平臺(tái)正朝著高性能,專用化的方向發(fā)展。然而,傳統(tǒng)的特定用途集成電路(Application Specific Integrated Circuit, ASIC)由于運(yùn)算邏輯的固定性,其通用性受到了很大的限制。與此同時(shí),基于現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Arrays, FPGAs)的可重構(gòu)系統(tǒng)提供了一個(gè)理想的平臺(tái)。一方面,由于其的可編程特性,實(shí)現(xiàn)了專有硬件電路的配置,從而具有較高的計(jì)算性能；另一方面,由于其可重構(gòu)的特性,實(shí)現(xiàn)了計(jì)算資源的重新配置,從而可以適應(yīng)不同的計(jì)算場(chǎng)景。另外,隨著單片處理器的性能的發(fā)展受到摩爾定律的限制,計(jì)算平臺(tái)還朝著多核化,異構(gòu)化的方向發(fā)展。在多核異構(gòu)平臺(tái)上,指令的并行化成為提高執(zhí)行效率和系統(tǒng)資源利用率的重要手段。因此也出現(xiàn)了多種計(jì)算平臺(tái)上的多種并行化技術(shù),如超長(zhǎng)指令字(Very Long Instruction Word, VLIW),超標(biāo)量(Super Scalar),亂序執(zhí)行(Out-of-Order Execution)以及通用圖形處理器(General Purpose Graphic Processing Unit, GPGPU)編程等。他們分別提供了任務(wù)級(jí)并行(Task-Level Parallelism, TLP)和指令級(jí)并行(Instruction-Level Parallelism, ILP)等不同粒度的并行化方法。本文利用可重構(gòu)計(jì)算平臺(tái)的特征與優(yōu)勢(shì),將任務(wù)級(jí)與指令級(jí)并行相結(jié)合,設(shè)計(jì)了異構(gòu)多核可重構(gòu)計(jì)算平臺(tái)。并基于此平臺(tái)做了如下研究工作：(1)本文使用軟硬件協(xié)同設(shè)計(jì)的方法,設(shè)計(jì)了一種能夠同時(shí)支持指令級(jí)并行與任務(wù)級(jí)并行的異構(gòu)多核可重構(gòu)計(jì)算平臺(tái)。該平臺(tái)由IP核、可重構(gòu)超長(zhǎng)指令字處理器、以及中心調(diào)度處理器組成。在平臺(tái)的硬件設(shè)計(jì)中,使用了基于狀態(tài)機(jī)的IP核設(shè)計(jì)與封裝方法,并可重構(gòu)超長(zhǎng)指令字處理器集成到計(jì)算平臺(tái)上。在平臺(tái)的軟件設(shè)計(jì)中,設(shè)計(jì)了中心調(diào)度處理器上的編程接口,并且使用通用超長(zhǎng)指令字代碼生成方法對(duì)超長(zhǎng)指令字的編譯器后端進(jìn)行了擴(kuò)展,通過(guò)指令的相關(guān)性分析,將指令中的操作按照固定的模式重新定位,使得在超長(zhǎng)指令字處理器重構(gòu)時(shí),通過(guò)擴(kuò)展的編譯器編譯的超長(zhǎng)指令字指令可以直接繼續(xù)執(zhí)行,而不用重新編譯,從而實(shí)現(xiàn)發(fā)射寬度的動(dòng)態(tài)運(yùn)行時(shí)重構(gòu)。(2)本文針對(duì)異構(gòu)多核可重構(gòu)計(jì)算平臺(tái)上的任務(wù)級(jí)并行問(wèn)題,使用靜態(tài)與動(dòng)態(tài)兩種方式實(shí)現(xiàn)了任務(wù)級(jí)并行化。該并行化方法采用亂序執(zhí)行的方式,通過(guò)任務(wù)相關(guān)檢測(cè),任務(wù)重排序,以及任務(wù)映射等步驟,實(shí)現(xiàn)了異構(gòu)多核可重構(gòu)計(jì)算平臺(tái)上的多種亂序執(zhí)行方式。通過(guò)構(gòu)造測(cè)試用例與實(shí)際的案例學(xué)習(xí),測(cè)試與評(píng)估了兩種任務(wù)級(jí)并行化方法的性能,并通過(guò)分析比較,給出兩者所適用的場(chǎng)景。(3)本文針對(duì)可重構(gòu)超長(zhǎng)指令字處理器上的指令級(jí)并行問(wèn)題,設(shè)計(jì)并實(shí)現(xiàn)了一種可重構(gòu)超長(zhǎng)指令字處理器運(yùn)行時(shí)動(dòng)態(tài)重構(gòu)策略,通過(guò)運(yùn)行時(shí)的指令剖析,從而獲得程序在不同的執(zhí)行階段所需要的發(fā)射寬度、執(zhí)行時(shí)間、以及功耗等信息�；谶@些信息,采用預(yù)測(cè)算法,對(duì)程序的下一個(gè)執(zhí)行階段所需的配置信息做出預(yù)測(cè),并使用預(yù)測(cè)結(jié)果來(lái)控制系統(tǒng)的重構(gòu)。目的是為了通過(guò)系統(tǒng)重構(gòu)來(lái)更好的反映應(yīng)用程序的需求,從而獲得更合理的資源配置方案以及更好的能耗比。另外,本文設(shè)計(jì)并實(shí)現(xiàn)了一種新的數(shù)據(jù)cache替換策略,在數(shù)據(jù)cache由于系統(tǒng)的重構(gòu)而減小時(shí),分別對(duì)cache命中與缺失采用不同的替換策略,在cache命中時(shí),若命中在將要被重構(gòu)掉的那一部分cache,則將命中的數(shù)據(jù)同時(shí)寫(xiě)入保留的那部分cache中；在cache缺失時(shí),則將缺失的數(shù)據(jù)由內(nèi)存直接寫(xiě)入保留的那部分cache中。目的是為了減少cache的重構(gòu)對(duì)缺失率的影響,從而實(shí)現(xiàn)cache的運(yùn)行時(shí)動(dòng)態(tài)重構(gòu)。
【學(xué)位授予單位】：中國(guó)科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 吳正娟;職為梅;楊勇;范明;;并行化的粒子群技術(shù)[J];微計(jì)算機(jī)信息;2009年36期

2 齊書(shū)陽(yáng);;迎接并行化的明天[J];軟件世界;2009年06期

3 曹琳,楊學(xué)軍,金國(guó)華;兩種并行化機(jī)制的分析[J];計(jì)算機(jī)研究與發(fā)展;1993年09期

4 金國(guó)華，，陳福接;并行化技術(shù)與工具[J];計(jì)算機(jī)研究與發(fā)展;1996年07期

5 蔡立志,童維勤,廖文昭;序列拼裝程序的并行化研究與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與應(yīng)用;2003年14期

6 王偉;潘建偉;;有限差分法的并行化計(jì)算實(shí)現(xiàn)[J];電腦知識(shí)與技術(shù);2008年07期

7 程錦松;;迭代法的并行化[J];安徽大學(xué)學(xué)報(bào)(自然科學(xué)版);1997年03期

8 陳再高;王s

本文編號(hào)：1149848