高速數(shù)據(jù)記錄器作為飛行器飛行過程中存儲主要飛行數(shù)據(jù)的重要載體,在飛行結(jié)束后對數(shù)據(jù)的回收和分析起到至關(guān)重要的作用,模擬飛行數(shù)據(jù)可以有效規(guī)避飛行器實際飛行過程中可能遇到的突發(fā)情況,為飛行器設(shè)計優(yōu)化提供理論依據(jù)。記錄器包括采編器、存儲器和測試臺,主要從測試臺和采編器之間的電路接口,數(shù)據(jù)傳輸方式,以及存儲器的數(shù)據(jù)存儲流程進行分析介紹。根據(jù)本文研究內(nèi)容,參考國內(nèi)外研究現(xiàn)狀,依據(jù)技術(shù)指標(biāo),設(shè)計了切實可行的實現(xiàn)方案。記錄器用于實現(xiàn)LVDS遠距離數(shù)據(jù)傳輸,通過CRC校驗保證數(shù)據(jù)的穩(wěn)定性,傳輸速率為200Mbps;以及多路RS-422信號采集,單路傳輸速率為10Mbps。所有采集鏈路編幀打包,以零誤碼率實現(xiàn)數(shù)據(jù)的可靠存儲。上位機通過以太網(wǎng)鏈路直接讀取存儲器數(shù)據(jù),采編器使用以太網(wǎng)協(xié)議芯片W5300,采用TCP/IP傳輸協(xié)議,讀取速率可達80Mb/s以上。測試臺與采編器通過1553B總線進行指令與狀態(tài)傳輸,傳輸數(shù)據(jù)穩(wěn)定可靠。本系統(tǒng)設(shè)計的重點包括1553B總線控制和總線監(jiān)控器設(shè)計,從硬件電路設(shè)計和軟件邏輯進行了詳細(xì)闡述;FPGA程序在線更新,介紹了FPGA配置電路,程序存儲Flash M25P64讀寫流程,以...

【文章頁數(shù)】：78 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖3-1長線422接收電路設(shè)計

中北大學(xué)學(xué)位論文113記錄器數(shù)據(jù)采集模塊接口詳細(xì)設(shè)計3.1長線422接口設(shè)計采編器具有四路同步RS-422接收鏈路，RS-422通過點對點、串行單工方式進行數(shù)據(jù)傳輸。同步RS-422鏈路包括一路時鐘和一路數(shù)據(jù)，均采用差分傳輸方式，信號接收和發(fā)送分別選用NS公司的DS26C31和D....

圖3-4LVDS數(shù)據(jù)發(fā)送電路設(shè)計

中北大學(xué)學(xué)位論文14圖3-4LVDS數(shù)據(jù)發(fā)送電路設(shè)計Fig3-4designofLVDSdatatransmissioncircuitDS92LV1023同步符號發(fā)送引腳SYNC1和SYNC2直接接地，使能引腳DEN和低功耗模式引腳接3.3V，邊沿選擇引腳TCLK_R/F接高電平....

圖3-5LVDS數(shù)據(jù)接收電路設(shè)計

中北大學(xué)學(xué)位論文14圖3-4LVDS數(shù)據(jù)發(fā)送電路設(shè)計Fig3-4designofLVDSdatatransmissioncircuitDS92LV1023同步符號發(fā)送引腳SYNC1和SYNC2直接接地，使能引腳DEN和低功耗模式引腳接3.3V，邊沿選擇引腳TCLK_R/F接高電平....

圖4-10配置過程MEM/REG、READY引腳變化

中北大學(xué)學(xué)位論文33輸出信號READY的返回狀態(tài)可實現(xiàn)FPGA對協(xié)議芯片的有效操作。當(dāng)芯片內(nèi)部響應(yīng)具有可操作性時，READY引腳會輸出一個低電平給FPGA，此時FPGA可對其進行讀寫操作，否則就不能實現(xiàn)對協(xié)議芯片的有效控制。配置過程中芯片READY引腳輸出和MEM/REG引腳輸入....

本文編號：3933995